[发明专利]用于存储单元供应电压的依于行的正电压升压

权利要求书

1.一种集成电路结构，包含：

衬底；

存储器阵列，在该衬底上；以及

至少一个正电压升压电路，在该衬底上，并且运作地连接至该存储器阵列，其中，该正电压升压电路在写入运作期间与字元线去致动实质同时提供正电压升压脉冲至该存储器阵列中的存储单元，以储存资料数值至该存储单元中，使得当字元线在该写入运作期间从第一正电压位准正被放电至接地时，正单元供应电压从该第一正电压位准正被增加至高于该第一正电压位准的第二正电压位准。

2.如权利要求1所述的集成电路结构，其特征在于，正电压升压脉冲将该正单元供应电压增加25mV-200mV。

3.如权利要求1所述的集成电路结构，其特征在于，该正电压升压脉冲包含.2-.5ns脉冲。

4.如权利要求1所述的集成电路结构，

其特征在于，该存储器阵列包含数行及数列的存储单元，

其中，在该存储器阵列内，特定存储单元是连接至特定行的位元线真值和位元线补值、至特定列的字元线、以及至正电压轨，

其中，在写入运作以将资料数值写入至该特定存储单元前，该位元线真值和该位元线补值被充电至该第一正电压位准，而该字元线被放电至接地，以及

其中，在该写入运作期间，

该位元线真值是维持在该第一正电压位准，

该位元线补值被放电至接地，

该字元线被充电至该第一正电压位准，使得该资料数值的写入被初始化，以及

接续地，该字元线被放电至接地，并且正电压升压脉冲被施加至电性连接至该特定存储单元中的上拉晶体管的源极的正电压轨，其中，该字元线的放电和该正电压升压脉冲的施加实质同时发生，以将该正电压轨上的正单元供应电压从该第一正电压位准增加至高于该第一正电压位准的第二正电压位准，并且确保完成该资料数值的该写入。

5.如权利要求4所述的集成电路结构，其特征在于，该第一正电压位准小于0.75V。

6.如权利要求4所述的集成电路结构，其特征在于，该特定存储单元包含六-晶体管静态随机存取存储单元，该六-晶体管静态随机存取存储单元包含：

第一上拉晶体管，具有连接至该正电压轨的第一源极和连接至储存节点真值的第一漏极；第一下拉晶体管，将该储存节点真值连接至接地轨；以及第一栅极通过晶体管，将该位元线真值连接至该储存节点真值，其中，该第一上拉晶体管和该第一下拉晶体管形成第一反相器；以及

第二上拉晶体管，具有连接至该正电压轨的第二源极和连接至储存节点补值的第二漏极；第二下拉晶体管，将该储存节点补值连接至该接地轨；以及第二栅极通过晶体管，将该位元线补值连接至该储存节点补值，其中，该第二上拉晶体管及该第二下拉晶体管形成第二反相器，其中，该第一反相器和该第二反相器是交叉耦接，以及其中，该字元线控制该第一栅极通过晶体管和该第二栅极通过晶体管的栅极。

7.如权利要求1所述的集成电路结构，进一步包含：

二-输入多工器，运作地连接至该存储器阵列中的数行的邻近对；

第一正电压升压电路，运作地连接至该存储器阵列中的数偶数行；以及

第二正电压升压电路，运作地连接至该存储器阵列中的数奇数行。

8.如权利要求1所述的集成电路结构，进一步包含：

四-输入多工器，运作地连接至该存储器阵列中的数组四邻近行；

第一正电压升压电路，运作地连接至各组中的每一个第一行；

第二正电压升压电路，运作地连接至各组中的每一个第二行；

第三正电压升压电路，运作地连接至各组中的每一个第三行；以及

第四正电压升压电路，运作地连接至各组中的每一个第四行。