[发明专利]封装结构及其制造方法

说明书

一种封装结构包括半导体管芯、重布线路结构及连接垫。重布线路结构位于半导体管芯上且电连接到半导体管芯。连接垫嵌入在重布线路结构中且电连接到重布线路结构，且连接垫包括障壁膜及位于障壁膜之下的导电图案，其中障壁膜的表面与重布线路结构的外表面实质上齐平。

技术领域

本揭露实施例是有关于一种封装结构及其制造方法。

背景技术

半导体器件及集成电路通常是在单个半导体晶片上制造。晶片的管芯可以晶片级(wafer level)来与其他半导体器件或管芯一起进行处理及封装，且已针对晶片级封装(wafer level packaging)开发了各种技术。另外，这种封装可在切割之后被进一步整合到半导体衬底或载体。因此，每一个封装内的导电端子与内部组件(例如，重布线路结构)之间的电连接的可靠性变得重要。

发明内容

本揭露实施例提供一种封装结构包括半导体管芯、重布线路结构及连接垫。重布线路结构位于半导体管芯上且电连接到半导体管芯。连接垫嵌入在重布线路结构中且电连接到重布线路结构，且连接垫包括障壁膜及位于障壁膜之下的导电图案，其中障壁膜的表面与重布线路结构的外表面实质上齐平。

本揭露实施例提供一种封装结构包括重布线路结构、半导体管芯、连接垫、钝化层、介电层及导电端子。半导体管芯位于重布线路结构的第一外表面上且电连接到重布线路结构。连接垫嵌入在重布线路结构中且电连接到重布线路结构，且连接垫包括障壁膜及位于障壁膜之下的导电图案。障壁膜的表面与重布线路结构的第二外表面实质上齐平，且第二外表面与第一外表面相对。钝化层及介电层依序位于第二外表面上且各自局部地覆盖连接垫。导电端子位于连接垫上且电连接到连接垫。

本揭露实施例提供一种制造封装结构的方法包括以下步骤：提供载体；在载体上安置连接垫，连接垫包括障壁膜及堆叠在障壁膜上的导电图案；在载体上形成重布线路结构，并将连接垫嵌入在重布线路结构中，其中障壁膜的表面与重布线路结构的外表面共面；在重布线路结构上安装半导体管芯；将半导体管芯包封在绝缘材料中；剥离载体以暴露出连接垫；在连接垫上依序形成钝化层及介电层，以覆盖被所述重布线路结构暴露出的连接垫的部分；以及在被钝化层及介电层暴露出的连接垫上安置导电端子。

附图说明

结合附图阅读以下详细说明，会最好地理解本公开的方面。要注意的是，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。

图1至图14示出根据本公开一些实施例的封装结构的制造方法中的各种阶段的示意性剖视图。

图15示出图14中所绘示封装结构的一部分的放大示意性剖视图。

图16示出根据本公开一些其他实施例的封装结构的示意性剖视图。

图17示出根据本公开一些其他实施例的封装结构的示意性剖视图。

图18示出图17中所绘示封装结构的一部分的放大示意性剖视图。

图19示出根据本公开一些其他实施例的封装结构的示意性剖视图。

图20示出图19中所绘示封装结构的一部分的放大示意性剖视图。

图21示出根据本公开一些其他实施例的封装结构的示意性剖视图。

图22示出根据本公开一些其他实施例的封装结构的示意性剖视图。

图23至图29示出根据本公开一些实施例的封装结构的制造方法中的各种阶段的示意性剖视图。

[符号的说明]

112、212、C：载体

114、214、DB：剥离层

120、120’、120”：连接垫