[发明专利]扇出型半导体封装件

说明书

本发明提供一种扇出型半导体封装件，所述扇出型半导体封装件包括：框架，包括第一绝缘层至第三绝缘层、第一布线层和第二布线层并具有贯穿第一绝缘层至第三绝缘层的通孔，第一布线层设置在第一绝缘层的第一表面上并嵌入第二绝缘层中，第二布线层设置在第三绝缘层上；半导体芯片，设置在通孔中并具有设置有连接焊盘的有效表面和与有效表面相对的无效表面；包封剂，覆盖框架和半导体芯片中的每个的至少部分并填充通孔的至少部分；以及连接结构，设置在框架和半导体芯片的有效表面上，并包括电连接到连接焊盘的重新分布层。第一布线层和第二布线层电连接到连接焊盘。

本申请要求于2018年7月27日提交到韩国知识产权局的第10-2018-0087649号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。

技术领域

本公开涉及一种半导体封装件，更具体地，涉及一种半导体芯片的连接焊盘可重新分布直至扇出区域的扇出型半导体封装件。

背景技术

近来，涉及半导体芯片的技术的开发的显著趋势已经是减小半导体芯片的尺寸。因此，在封装技术领域，随着对小尺寸半导体芯片等的需求的迅速增长，已经需求实现在包括多个引脚的同时具有紧凑尺寸的半导体封装件。

提出来满足上述技术需求的一种封装技术是扇出型半导体封装件。这样的扇出型半导体封装件具有紧凑的尺寸，并且可通过将连接端子重新分布到设置有半导体芯片的区域的外部来允许实现多个引脚。

发明内容

本公开的一方面可提供一种扇出型半导体封装件，在该扇出型半导体封装件中，包括形成在其中的布线层的框架可被引入到包封半导体芯片的区域并且可解决由于布线层的厚度而发生的重新分布区域的绝缘距离的不均匀性。

根据本公开的一方面，可提供一种扇出型半导体封装件，在该扇出型半导体封装件中，具有位于诸如覆铜层压板(CCL)等的芯层的两个表面上的布线层的框架通过双侧积层工艺形成，但位于芯层的下表面上的布线层嵌入框架中并且位于芯层的上表面上的布线层从框架突出。

根据本公开的一方面，一种扇出型半导体封装件可包括：框架，包括第一绝缘层、第二绝缘层、第三绝缘层、第一布线层和第二布线层并且具有贯穿所述第一绝缘层、所述第二绝缘层和所述第三绝缘层的通孔，所述第二绝缘层设置在所述第一绝缘层的第一表面上，所述第三绝缘层设置在所述第一绝缘层的与所述第一表面相对的第二表面上，所述第一布线层设置在所述第一绝缘层的所述第一表面上并嵌入所述第二绝缘层中，所述第二布线层设置在所述第三绝缘层上；半导体芯片，设置在所述通孔中并具有设置有连接焊盘的有效表面和与所述有效表面相对的无效表面；包封剂，覆盖所述框架和所述半导体芯片中的每个的至少部分并填充所述通孔的至少部分；以及连接结构，设置在所述框架和所述半导体芯片的所述有效表面上，并包括电连接到所述连接焊盘的重新分布层。所述第一布线层和所述第二布线层可电连接到所述连接焊盘。

根据本公开的另一方面，一种扇出型半导体封装件可包括：框架，包括第一布线层和第二布线层并具有通孔，所述第一布线层嵌入位于所述框架的下部的绝缘材料中，以使所述第一布线层的下表面在所述框架的下部暴露，所述第二布线层在位于所述框架的上部的绝缘材料上突出；半导体芯片，设置在所述通孔中并具有连接焊盘；包封剂，覆盖所述框架和所述半导体芯片中的每个的至少部分并填充所述通孔的至少部分；以及连接结构，设置在所述框架和所述半导体芯片的下方，并包括电连接到所述连接焊盘的重新分布层。

附图说明

通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：

图1是示出电子装置系统的示例的示意性框图；

图2是示出电子装置的示例的示意性透视图；

图3A和图3B是示出扇入型半导体封装件在被封装之前和封装之后的状态的示意性截面图；