[发明专利]静电保护电路及芯片

说明书

本公开提供一种静电保护电路，包括：第一静电旁路，包括第一P型晶体管，漏极耦接于第一节点，源极耦接于第一电压，栅极通过第一电阻模块连接于第二电压，第一节点电连接于信号输入引脚；第二静电旁路，包括第一N型晶体管，漏极耦接于第一节点，源极耦接于第二电压，栅极通过第二电阻模块连接于第一电压；输入缓冲电路，至少包括栅极耦接于第二节点的第二N型晶体管和第二P型晶体管；第三N型晶体管，耦接于第一节点、第二节点，控制端耦接于第三节点；控制模块，耦接于第一电压、第二电压、第三节点，用于控制第三N型晶体管在ESD电流产生时关断。本公开实施例可以克服MOS管栅氧化层厚度降低导致的GGNMOS电路保护功能失效问题。

技术领域

本公开涉及半导体技术领域，具体而言，涉及一种静电保护电路及应用该静电保护电路的芯片。

背景技术

ESD(Electrostatic Discharge，静电放电)保护电路的设计对于集成电路芯片具有重要意义。当ESD发生时，瞬态电压通过芯片管脚(PAD)进入内部电路，电荷的瞬态累积可对芯片内部电路的器件造成损坏。被设计在PAD旁且耦接于PAD的ESD电路可以为这些瞬态电压提供低阻旁路，使其进入电源线(VDD或VSS)，保护芯片内部工作电路。

GGNMOS(gate-grounded NMOS，栅极接地的N型MOS管)静电保护电路是一种常用的静电保护电路，由栅极接地的晶体管为ESD电流提供低阻旁路，避免其击穿输入缓冲电路中的晶体管的栅极氧化层。在现有的GGNMOS静电保护电路中，GGNMOS的PN结击穿电压小于输入缓冲电路(buffer)中的晶体管的栅氧化层的击穿电压，当瞬态ESD电流通过芯片管脚(PAD)进入时，GGNMOS的PN结被瞬间击穿，将该电流旁路到电源线，实现保护目的。

但是，随着工艺进步，晶体管栅氧化层的厚度越来越小，已经低于PN结的击穿电压，ESD电流会首先击穿输入缓冲电路的晶体管栅极氧化物，现有的通过GGNMOS形成的ESD保护电路失去意义。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种静电保护电路，用于至少在一定程度上克服由于相关技术中的缺陷导致的GGNMOS静电保护电路无法适应由技术进步带来的栅氧化层厚度降低的问题。

根据本公开的第一方面，提供一种静电保护电路，包括：

第一静电旁路，至少包括第一P型晶体管，所述第一P型晶体管的漏极耦接于第一节点，源极耦接于第一电压，栅极通过第一电阻模块连接于第一电压，所述第一节点电连接于信号输入引脚；

第二静电旁路，至少包括第一N型晶体管，所述第一N型晶体管的漏极耦接于所述第一节点，源极耦接于所述第二电压，栅极通过第二电阻模块连接于所述第二电压；

输入缓冲电路，至少包括第二N型晶体管和第二P型晶体管，所述第二N型晶体管的栅极和所述第二P型晶体管的栅极耦接于第二节点；

第三N型晶体管，第一端耦接于所述第一节点，第二端耦接于所述第二节点，控制端耦接于第三节点；

控制模块，第一端耦接于所述第一电压，第二端耦接于所述第二电压，输出端耦接于所述第三节点，用于控制所述第三N型晶体管在ESD电流产生时关断；

其中，所述第一电阻模块和所述第二电阻模块用于提供电阻功能。

在本公开的一种示例性实施例中，所述控制模块包括：

第一电容，第一端耦接于所述第一电压，第二端耦接于第四节点；

第三电阻模块，用于提供电阻功能，第一端耦接于所述第四节点，第二端耦接于所述第二电压；