[发明专利]一种外延TFET沟道的半浮栅晶体管及其制备方法

权利要求书

1.一种外延TFET沟道的半浮栅晶体管制作方法，其特征在于，具体步骤为：

在具有第一掺杂类型的衬底中形成具有第二掺杂类型的重掺杂区；

在衬底表面形成第一栅氧化层；

刻蚀所述第一栅氧化层以露出所述重掺杂区表面；

外延具有第二掺杂类型的轻掺杂硅层，并刻蚀所述轻掺杂硅层，使所述轻掺杂硅层形成在所述重掺杂区表面上并延伸覆盖部分所述第一栅氧化层；

沉积具有第一掺杂类型的第一多晶硅层，并退火激活；

刻蚀所述第一多晶硅层，以露出部分所述轻掺杂硅层，然后形成第二栅氧化层；

在所述第二栅氧化层上沉积具有第二掺杂类型的第二多晶硅层；

进行图案化定义源区和漏区的位置，依次刻蚀去除部分所述第二多晶硅层、所述第二栅氧化层、所述第一多晶硅层以及所述第一栅氧化层，停止在衬底；

形成栅极侧墙；

对源区、漏区和第二多晶硅层进行自对准的第二掺杂类型离子注入，并退火激活。

2.根据权利要求1所述的外延TFET沟道的半浮栅晶体管制作方法，其特征在于，形成所述具有第一掺杂类型的衬底的步骤为：

在Si衬底表面形成氧化物层；

进行第一掺杂类型离子注入，掺杂类型剂量为每平方厘米6.00e11~4.50e14，能量为25keV~190keV，与衬底法线方向的夹角为2°~7°；

在900℃~1300℃退火10s~1min进行激活。

3.根据权利要求1所述的外延TFET沟道的半浮栅晶体管制作方法，其特征在于，所述第二掺杂类型的轻掺杂硅层的厚度为5nm~15nm，掺杂浓度为每平方厘米1.00e16~1.5e18。

4.根据权利要求1所述的外延TFET沟道的半浮栅晶体管制作方法，其特征在于，所述第一多晶硅层的掺杂浓度为每平方厘米1.5e17~5.5e18，厚度为100nm~450nm；采用激光快速热退火，以900°C~1300℃退火0.1ms~1s进行激活。

5.根据权利要求1所述的外延TFET沟道的半浮栅晶体管制作方法，其特征在于，所述第二多晶硅层的厚度为100nm~300nm，掺杂浓度为每平方厘米1e18~1e20。

6.根据权利要求1所述的外延TFET沟道的半浮栅晶体管制作方法，其特征在于，所述源区和漏区离子注入的剂量为每平方厘米1.50e15~7.50e16，能量为40 keV ~50keV，与衬底法线方向的夹角为0°~7°，采用激光快速热退火，以900℃~1300℃退火0.1ms~1s进行激活。

7.根据权利要求1所述的外延TFET沟道的半浮栅晶体管制作方法，其特征在于，所述第一栅氧化层的厚度为5nm~15nm，所述第二栅氧化层的厚度为3nm~10nm。

8.根据权利要求1~7中任一项所述的外延TFET沟道的半浮栅晶体管制作方法，其特征在于，所述第一掺杂类型为P型，所述第二掺杂类型为N型。

9.一种外延TFET沟道的半浮栅晶体管，其特征在于，包括：

衬底，其具有第一掺杂类型，并形成有第二掺杂类型的重掺杂区；

第一栅氧化层，形成在所述衬底表面，部分覆盖所述重掺杂区；

轻掺杂硅层，其具有第二掺杂类型，形成在所述重掺杂区表面上并延伸覆盖部分所述第一栅氧化层；

第一多晶硅层，具有第一掺杂类型，形成在所述第一栅氧化层上，并覆盖部分所述轻掺杂硅层；

第二栅氧化层，形成在所述第一多晶硅层和所述轻掺杂硅层上；

第二多晶硅层，具有第二掺杂类型，形成在所述第二栅氧化层上；

栅极侧墙；

源区和漏区，形成在所述衬底中、栅极侧墙两侧。

10.根据权利要求9所述的外延TFET沟道的半浮栅晶体管，其特征在于，所述第一多晶硅层与所述轻掺杂硅层的接触窗口区的宽度为40nm~80nm。