[发明专利]一种外延TFET沟道的半浮栅晶体管及其制备方法

说明书

本发明属于半导体技术领域，具体为一种外延TFET沟道的半浮栅晶体管及其制备方法。本发明的半浮栅晶体管包括：衬底，具有第一掺杂类型，并有第二掺杂类型的重掺杂区；第一栅氧化层，部分覆盖重掺杂区；轻掺杂硅层，在重掺杂区表面上并延伸覆盖部分第一栅氧化层；第一多晶硅层，具有第一掺杂类型，在第一栅氧化层上，并覆盖部分所述轻掺杂硅层；第二栅氧化层，在第一多晶硅层和轻掺杂硅层上；第二多晶硅层，具有第二掺杂类型，在第二栅氧化层上；栅极侧墙；源区和漏区，在衬底中、栅极侧墙两侧。本发明提高了沟道和漏端电场随位置变化的斜率，使得TFET的隧穿从点隧穿变为面隧穿，从而大大提高半浮栅晶体管的隧穿几率，提高器件的速度。

技术领域

本发明属于半导体技术领域，具体涉及一种外延TFET沟道的半浮栅晶体管及其制备方法。

背景技术

随着半导体存储器的不断发展，为了克服传统DRAM的电容极限，新型的半导体存储器结构不断被提出，而半浮栅存储器是一种具有潜在应用价值的新型存储器结构。由于存储器的存储速度是衡量一个存储器性能的重要指标，如何提高半浮栅晶体管的速度，成为了目前半浮栅晶体管的重要研究方向。

目前普遍研究的平面型半浮栅晶体管的隧穿主要发生在嵌入式TFET沟道与漏极接触的位置，是一种点隧穿模式，这种隧穿机制大大制约了电荷存储的速度，使得半浮栅存储器的存储速度受到很大限制。

发明内容

为了解决上述问题，本发明提供一种基于外延TFET沟道的半浮栅晶体管及其制备方法。

本发明提供的外延TFET沟道的半浮栅晶体管制备方法，包括以下步骤：

在具有第一掺杂类型的衬底中形成具有第二掺杂类型的重掺杂区；

在衬底表面形成第一栅氧化层；

刻蚀所述第一栅氧化层以露出所述重掺杂区表面；

外延具有第二掺杂类型的轻掺杂硅层，并刻蚀所述轻掺杂硅层，使所述轻掺杂硅层形成在所述重掺杂区表面上并延伸覆盖部分所述第一栅氧化层；

沉积具有第一掺杂类型的第一多晶硅层，并退火激活；

刻蚀所述第一多晶硅层，以露出部分所述轻掺杂硅层，然后形成第二栅极氧化层；

在所述第二栅氧化层上沉积具有第二掺杂类型的第二多晶硅层；

进行图案化定义源区和漏区的位置，依次刻蚀去除部分所述第二多晶硅层、所述第二栅氧化层、所述第一多晶硅层以及所述第一栅氧化层，停止在衬底；

形成栅极侧墙；

对源区、漏区和第二多晶硅层进行自对准的第二掺杂类型离子注入，并退火激活。

本发明的外延TFET沟道的半浮栅晶体管制作方法中，优选为，形成所述具有第一掺杂类型的衬底的步骤包括：在Si衬底表面形成氧化物层，进行第一掺杂类型离子注入，掺杂类型剂量为每平方厘米6.00e11~ 4.50e14，能量为25keV~190keV，角度为2°~7°（这角度为与垂直方向的夹角，下同）；在900℃~1300℃退火15s~40s进行激活。

本发明的外延TFET沟道的半浮栅晶体管制作方法中，优选为，所述第二掺杂类型的轻掺杂硅层的厚度为7nm~10nm，掺杂浓度为每平方厘米1.00e17~1.2e18。

本发明的外延TFET沟道的半浮栅晶体管制作方法中，优选为，所述第一层多晶硅的掺杂浓度为每平方厘米5.5e17~2.5e18，厚度为200nm~300nm；采用激光快速热退火，以1000℃~1200℃退火1ms~5ms进行激活。

TFET沟道的半浮栅晶体管制作方法中，优选为，所述第二多晶硅层的厚度为150nm~200nm，掺杂浓度为每平方厘米5e18~1e20。