[发明专利]一种三维存储器及其制备方法

说明书

本发明实施例公开了一种三维存储器，包括：衬底，以及位于所述衬底上的堆叠结构；所述堆叠结构包括若干栅极层，所述若干栅极层沿垂直所述衬底的方向间隔堆叠设置；所述堆叠结构中具有台阶区，所述台阶区中下层台阶沿平行衬底方向凸出于上层台阶；所述台阶区内的至少一个台阶包括两层栅极层，所述两层栅极层中的一栅极层与第一子导电插塞连接，另一栅极层与第二子导电插塞连接。此外，本发明实施例还公开了一种三维存储器的制备方法。

技术领域

本发明涉及半导体技术领域，尤其涉及一种三维存储器及其制备方法。

背景技术

三维NAND存储器是目前非易失存储器的主流结构，其核心存储结构由存储区和台阶区(Stair Steps area，SS area)构成。其中，存储区内设置有若干沟道通孔(ChannelHole，CH)，用于信息的存储；台阶区围绕存储区设置，用于向所述存储区传输控制信息，以实现信息在所述存储区的读写。在台阶区的栅极层上一般设置有接触孔，在接触孔中填充导电材料形成导电插塞(Contact)，导电插塞的一端与所述栅极层连接，另一端与后段互连线连接，从而形成控制信息传输的通路。

长期以来，随着各类电子设备对数据存储密度的需求不断提高，三维存储器的堆叠层数越来越高，在这种情况下，台阶区的刻蚀成为三维存储器制备工艺中的重要挑战。台阶区刻蚀一般通过多次曝光-干法刻蚀-刻蚀推进过程实现，每一栅极层对应形成一层台阶；然而，由于堆叠层数的不断增高，相应的曝光与刻蚀次数随之增多，这无疑使得三维存储器的工艺成本大大增加，为工艺稳定性带来了更大的挑战。

因此，如何减少台阶区的曝光、刻蚀次数，降低工艺成本，同时保证每一栅极层与相应导电插塞的良好接触，成为本领域现阶段亟需解决的技术问题。

发明内容

有鉴于此，本发明的主要目的在于提供一种三维存储器及其制备方法。

为达到上述目的，本发明的技术方案是这样实现的：

本发明实施例提供了一种三维存储器，包括：衬底，以及位于所述衬底上的堆叠结构；

所述堆叠结构包括若干栅极层，所述若干栅极层沿垂直所述衬底的方向间隔堆叠设置；

所述堆叠结构中具有台阶区，所述台阶区中下层台阶沿平行所述衬底方向凸出于上层台阶；

所述台阶区内的至少一个台阶包括两层栅极层，所述两层栅极层中的一栅极层与第一子导电插塞连接，另一栅极层与第二子导电插塞连接。

上述方案中，所述两层栅极层中的一栅极层与第一子导电插塞连接，另一栅极层与第二子导电插塞连接，包括：

所述第一子导电插塞贯穿所述两层栅极层中相对远离所述衬底的第二子栅极层，与相对靠近所述衬底的第一子栅极层的上表面连接；所述第二子导电插塞与所述第二子栅极层的上表面连接；

所述第一子导电插塞以及所述第二子导电插塞沿垂直所述衬底的方向设置。

上述方案中，还包括隔离层，所述隔离层至少位于所述第一子导电插塞与所述第二子栅极层之间。

上述方案中，还包括隔离层；在所述第一子导电插塞与所述第二子导电插塞中，所述第一子导电插塞的侧壁被所述隔离层包覆。

上述方案中，在所述台阶区上还包括保护层，所述保护层覆盖所述堆叠结构；所述第一子导电插塞以及所述第二子导电插塞位于所述保护层内。

上述方案中，所述台阶区内最靠近所述衬底的台阶包括且仅包括一层栅极层；除所述最靠近所述衬底的台阶以外的其他台阶包括两层栅极层。

本发明实施例还提供了一种三维存储器的制备方法，所述方法包括以下步骤：