[发明专利]自组装单层原位气相沉积作为铜助粘剂及扩散阻障件的方法

说明书

本发明涉及自组装单层原位气相沉积作为铜助粘剂及扩散阻障件的方法。铜区域在介电层中形成。包含有自组装单层的扩散阻障件沉积在铜区域上方。覆盖层沉积在自组装单层上方。在某些具体实施例中，覆盖层及自组装单层沉积在相同的处理室中。

本申请是申请号为201310455370.X,申请日为2013年09月29日，发明名称为“自组装单层原位气相沉积作为铜助粘剂及扩散阻障件的方法”的中国专利申请的分案申请。

技术领域

本发明一般涉及半导体领域，并且更尤指自组装单层(self-assembledmonolayer)原位(in-situ)气相沉积的方法。

背景技术

随着集成电路装置尺寸持续缩减以达到较高的操作频率、较低的功耗、以及整体较高的生产力，制造可靠的互连对于制造及效能两方面已变得日益困难。

为了制造具有快操作速度的可靠装置，铜(Cu)因为其相较于铝具有较低电阻并且较不易产生电子迁移与应力迁移而正成为选用以形成互联线的材料。

然而，Cu有各种缺点。例如，Cu对SiO₂及其它介电材料的粘着强度差。因此，需要可靠的扩散阻障件及助粘剂以使铜互连可实现。某些目前所使用的接口阻障层材料包括钽(Ta)、钽氮化物(TaN)以及钛(TiN)。这些层在通过习知方法予以沉积时难以形成为均匀并且连续的层件。这在所要予以沉积的层件厚度小于10纳米时以及此等层件形成如通孔(via)般呈高深宽比(aspect ratio)(例如，深度比宽度)特征时尤其真实。已知Cu/覆盖层接口会促成电子迁移(EM)故障，因此优化Cu/覆盖接口(cap interface)对于EM可靠度效能具有关键性。因此，期望具有用于形成铜助粘剂及扩散阻障件的改良型方法。

发明内容

一般而言，本发明的具体实施例提供用于自组装单层原位气相沉积作为铜助粘剂及扩散阻障件的方法。铜区域在介电层中形成。由自组装单层制成的扩散阻障件沉积在铜区域上方。覆盖层沉积在自组装单层上方。在某些具体实施例中，覆盖层及自组装单层在相同的处理室中予以沉积。本发明的具体实施例相较于先前技术的阻障层材料可提供如制造程序期间降低不希望有的铜区域氧化风险、减少材料浪费、以及改善铜区域与覆盖层之间阻障层的粘着性及有效性等优点。

本发明的一个态样包括形成半导体结构的方法。本方法包括在介电层中形成通孔；在通孔中形成第一阻障层；在通孔中形成铜区域；在铜区域上方沉积第二阻障层；以及在第二阻障层上方沉积覆盖层。沉积第二阻障层包括在化学气相沉积工具室中沉积自组装单层。

本发明的另一个态样包括形成半导体结构的方法。本方法包括在介电层中形成通孔；在通孔中形成第一阻障层；在通孔中形成铜区域；在铜区域上方沉积第二阻障层；以及在第二阻障层上方沉积覆盖层。沉积第二阻障层包括在原子层沉积工具室中沉积自组装单层。

本发明的另一态样包括形成半导体结构的方法。本方法包括在介电层中形成通孔；在通孔中形成第一阻障层；在通孔中形成铜区域；在铜区域上方沉积第二阻障层；以及在第二阻障层上方沉积覆盖层。沉积第二阻障层包括在等离子增强型化学气相沉积工具室中沉积自组装单层。

附图说明

搭配附图经由下文本发明各种态样的详述将得以更轻易地理解本发明的这些及其它特征，其中：

图1表示本发明一具体实施例于起始点(starting point)的半导体结构；

图2根据描述性具体实施例表示形成通孔的后续处理步骤后的半导体结构；

图3根据描述性具体实施例表示形成第一阻障层的后续处理步骤后的半导体结构；

图4根据描述性具体实施例表示形成铜区域的后续处理步骤后的半导体结构；

图5根据描述性具体实施例表示形成第二阻障层的后续处理步骤后的半导体结构；