[发明专利]包括分布式写入驱动布置的半导体器件及其操作方法

权利要求书

1.一种半导体存储器器件，包括：

本地写入位LWB线；

本地写入位_bar LWB_bar线；

全局写入位GWB线；

全局写入位_bar GWB_bar线；

区段列，每个区段包括位单元；

所述位单元的每个包括锁存电路以及将对应的所述LWB线和所述LWB_bar线连接到所述锁存电路的第一通路栅极和第二通路栅极；以及

分布式写入驱动布置包括全局写入驱动器和本地写入驱动器：

所述全局写入驱动器包括：

在所述GWB线和所述LWB线之间连接的第一反相器；以及

在所述GWB_bar线和所述LWB_bar线之间连接的第二反相器；以及

每个区段中包含的所述本地写入驱动器，每个本地写入驱动器位于对应所述区段的内部，每个本地写入驱动器包括：

在所述GWB线和所述LWB线之间连接的第三反相器；以及

在所述GWB_bar线和所述LWB_bar线之间连接的第四反相器。

2.根据权利要求1所述的半导体存储器器件，其中：

所述第一反相器通过在对应的第一节点和第二节点之间连接在所述GWB线和所述LWB线之间连接；

所述第二反相器通过在对应的第三节点和第四节点之间连接在所述GWB_bar线之间连接；以及

所述全局写入驱动器还包括：

第一均衡器电路，在所述LWB线和所述LWB_bar线之间连接，并且被配置为由对应的所述第一节点和所述第三节点上的信号控制。

3.根据权利要求2所述的半导体存储器器件，其中：

所述全局写入驱动器的所述第一均衡器电路包括：

在所述LWB线和所述LWB_bar线之间串联连接的第一晶体管和第二晶体管；以及

所述第一节点和所述第三节点连接到所述第一晶体管和所述第二晶体管的对应栅电极。

4.根据权利要求2所述的半导体存储器器件，其中：

所述全局写入驱动器的所述第一均衡器电路包括：

在所述LWB线和所述LWB_bar线之间串联连接的晶体管；以及

在所述晶体管的栅电极与所述第一节点和所述第二节点中的每个之间连接的逻辑电路。

5.根据权利要求4所述的半导体存储器器件，其中：

所述逻辑电路被配置为向对应的所述第一节点和所述第三节点上的信号应用逻辑OR函数。

6.根据权利要求2所述的半导体存储器器件，其中：

所述全局写入驱动器的所述第一均衡器电路被配置为关闭对具有不同的逻辑状态的对应的所述第一节点和所述第三节点上的信号的反应。

7.根据权利要求2所述的半导体存储器器件，其中：

所述第三反相器通过在对应的第五节点和第六节点之间连接在所述GWB线和所述LWB线之间连接；

所述第四反相器通过在对应的第七节点和第八节点之间连接在所述GWB_bar线和所述LWB线之间连接；以及

所述本地写入驱动器还包括：

第二均衡器电路，在所述LWB线和所述LWB_bar线之间连接，并且被配置为由在对应的所述第五节点和所述第七节点上的信号控制。

8.根据权利要求7所述的半导体存储器器件，其中：

每个本地写入驱动器的所述第二均衡器电路包括：

在所述LWB线和所述LWB_bar线之间串联连接的第一晶体管和第二晶体管；以及

所述第五节点和所述第七节点上的信号连接到所述第一晶体管和所述第二晶体管的对应栅电极。

9.根据权利要求8所述的半导体存储器器件，其中：

每个本地写入驱动器的所述第二均衡器电路包括：

在所述LWB线和所述LWB_bar线之间串联连接的晶体管；以及

在所述第二晶体管的栅电极与所述第五节点和所述第七节点中的每个之间连接的逻辑电路。