[发明专利]一种嵌入式PXIe总线控制器

说明书

本发明公开了一种嵌入式PXIe总线控制器，包括硬件组成部分以及逻辑处理组成部分，硬件组成部分包括两片FPGA，每片FPGA具有16个高速串行接口，其中每片FPGA的中的8个高速串行接口接PXIe总线，并以此实现PXIe×8 Gen2.0总线ROOT模式，本发明采用FPGA替代传统PXIe主控器中的CPU。通过对CPU工作原理归纳、总结和分析，提炼出其中的PCIe总线拓扑管理和总线数据交互管理机制，使用FPGA硬件描述语言重新进行逻辑实现，利用FPGA强大的并行处理能力对总线数据交互进行局部加速，同时也排除CPU运行过程中众多复杂因素对总线数据交互效率的影响，大大提高了PXIe总线的有效带宽和带宽稳定性。

技术领域

本发明涉及通讯领域，尤其是涉及种嵌入式PXIe总线控制器。

背景技术

目前，PXIe总线技术发展迅速，被广泛应用于自动化测试领域。其中国外以美国国家仪器（NI）、英国Pickering为代表，国内以凌华、海泰为代表，形成了完善的测试板卡型谱，为自动化测试系统的快速搭建提供了丰富的资源。

PXIe是PCIe在仪器领域的扩展，在PCIe总线基础上增加了同步触发功能，并将机械结构改为加固式，使其在具有PCIe总线扩展能力强、带宽高等基础上，更加适用于工业测试、试验。

PXIe具有PCIe总线的系统带宽，以PCIe×8 Gen3.0为例，一条总线的带宽可达到64Gbps，常规PXIe工控机大多具有两条总线，总带宽可达到128Gbps，基本可满足目前常规高速测试需求。但如此高的系统带宽对PXIe主控器处理能力提出了挑战。

目前PXIe系统主控器最大尺寸为3U高16HP宽，受体积制约，其计算能力和图形处理能力，相比于目前主流工作站差距较大，而128Gbps带宽的数据流往往需要多台工作站协同处理，因此常规的PXIe主控器成为系统处理能力的瓶颈。

PXIe系统的加固性强、可扩展性强，但处理能力相对较弱；PCIe总线的工作站或服务器处理能力强，但可扩展性和加固性较弱。如果二者结合可发挥各自优势，互补各自弱点。

发明内容

本发明为克服上述情况不足，旨在提供一种能解决上述问题的技术方案。

一种嵌入式PXIe总线控制器，包括硬件组成部分以及逻辑处理组成部分，硬件组成部分包括两片FPGA，每片FPGA具有16个高速串行接口，其中每片FPGA的中的8个高速串行接口接PXIe总线，并以此实现PXIe×8 Gen2.0总线ROOT模式，每片FPGA的中的6个高速串行接口分别接6个万兆以太网口，每片FPGA的中的剩余2个高速串行接口用于两片FPGA之间的高速数据交互；万兆以太网口采用光纤信号，万兆以太网口对外接口为QSFP+封装的光模块；两片FPGA分别有各自的复位信号，复位时间1～2min，并且给机箱背板提供PERST_N信号（低复位），该信号通过机箱背板给到各个slot；同时万兆以太网口部分也使用PCIe模块提供的复位信号；两片FPGA均提供两路100MHz的差分refclk，供机箱背板与插槽子卡使用。

作为本发明进一步的方案：逻辑处理组成部分包括FPGA逻辑模块，FPGA逻辑模块主要由两大部分组成：万兆以太网口通信模块和PCIe模块，其中PCIe模块是整个FPGA逻辑的核心，控制各个模块之间的通信。