[发明专利]半导体封装结构及其制造方法

说明书

本公开提供一种半导体封装结构，所述半导体封装结构包括具有图案化表面的衬底，所述图案化表面包含第一区域和第二区域，其中所述第一区域中的第一线宽小于所述第二区域中的第二线宽。所述半导体封装结构进一步具有通过适用于所述第一线宽的导电特征混合接合到所述第一区域的第一裸片，以及通过适用于所述第二线宽的导电特征接合到所述第二区域的第二裸片。还公开了所述半导体封装结构的制造操作。

技术领域

本公开涉及一种半导体封装结构，其具有封装内系统结构，所结构具有至少一个混合接合的裸片。

背景技术

随着每裸片的I/O数目增加，开发了混合接合以适应接合线宽的缩减。然而，混合接合的成本高并且混合接合的限制严格。

混合接合是涉及两个混合表面的接合操作，每个混合表面包含异质表面，例如，包含导电特征和电介质特征的表面。混合接合首先进行电介质与电介质的连接，然后进行导电特征连接。在两个表面接合之前，通过例如化学机械抛光(CMP)操作的平坦化操作制备每个表面上的电介质特征和导电特征。

封装内系统(SIP)是可以允许不同类型的电子装置的集成单个封装的技术。SIP可以提高半导体装置的性能和功能同时减小其大小和/或成本。通常，当将各种电子装置或裸片接合到SIP的衬底或平台时，可使各种电子装置经过单次接合操作，例如混合接合操作。

发明内容

在一些实施例中，根据一个方面，一种半导体封装结构包括具有图案化表面的衬底，所述图案化表面包含第一区域和第二区域，其中所述第一区域中的第一线宽小于所述第二区域中的第二线宽。所述半导体封装结构进一步具有通过适用于所述第一线宽的导电特征混合接合到所述第一区域的第一裸片，以及通过适用于所述第二线宽的导电特征接合到所述第二区域的第二裸片。

在一些实施例中，根据一个方面，一种封装内系统(SIP)结构包含具有图案化表面的衬底，所述图案化表面具有第一导电图案和第二导电图案。所述SIP结构进一步包含：第一裸片，其通过适用于所述第一导电图案的导电特征混合接合到所述图案化表面的所述第一导电图案；以及第二裸片，其通过适用于所述第二导电图案的导电特征接合到所述图案化表面的所述第二导电图案。

在一些实施例中，根据另一方面，公开一种用于制造半导体封装结构的方法。所述方法包含：提供具有图案化表面的衬底，所述图案化表面包括第一导电图案和第二导电图案；对所述图案化表面执行平坦化操作，所述第一导电图案对平坦化操作具有第一凹陷响应，并且所述第二导电图案对所述平坦化操作具有第二凹陷响应，所述第一凹陷响应不同于所述第二凹陷响应；通过适用于所述第一导电图案的导电特征将第一裸片混合接合到所述第一区域；以及通过适用于所述第二导电图案的导电特征将第二裸片接合到所述第一区域。

附图说明

图1A示出根据本公开的一些实施例的半导体封装结构的横截面图。

图1A'示出图1A的半导体封装结构的顶视图。

图1B示出根据本公开的一些实施例的半导体封装结构的横截面图。

图2示出根据本公开的一些实施例的半导体封装结构的横截面图。

图3A示出根据本公开的一些实施例的半导体封装结构的横截面图。

图3B示出根据本公开的一些实施例的半导体封装结构的横截面图。

图4示出根据本公开的一些实施例的半导体封装结构的横截面图。

图5示出根据本公开的一些实施例的具有更大线宽的图案化区域的凹陷和具有更小线宽的图案化区域的侵蚀的横截面图。

图6A、图6B、图6C、图6D、图6E、图6F、图6G、图6H、图6G'、图6H'、图6I、图6J示出根据本公开的一些实施例的在制造操作的中间阶段期间半导体封装结构的横截面图。