[发明专利]电路、集成电路和形成锁存电路的方法

权利要求书

1.一种电路，包括：

时钟输入端子，配置为接收时钟信号；

互补的第一位线和第二位线；

第一锁存电路，包括：

第一反相器和第二反相器，所述第一反相器具有直接耦合到所述第一位线的输入端子，所述第二反相器具有直接耦合到所述第二位线的输入端子；以及

第一传输门晶体管和第二传输门晶体管，所述第一传输门晶体管耦合在所述第二反相器的输出端子和所述第一位线之间，所述第二传输门晶体管耦合在所述第一反相器的输出端子和所述第二位线之间，所述第一传输门晶体管和所述第二传输门晶体管的每个具有耦合到所述时钟输入端子的栅极端子；

其中，所述第一反相器的输入端子不直接连接到所述第二反相器的输出端子，并且其中，所述第二反相器的输入端子不直接连接到所述第一反相器的输出端子。

2.根据权利要求1所述的电路，还包括第一电压端子和第二电压端子，其中，所述第一反相器包括：

第一PMOS晶体管，耦合在所述第一电压端子和所述第二传输门晶体管之间，所述第一PMOS晶体管具有耦合到所述第一位线的栅极；

第一NMOS晶体管，耦合在所述第二电压端子和所述第二传输门晶体管之间，所述第一NMOS晶体管具有耦合到所述第一位线的栅极；并且

其中，所述第二反相器包括：

第二PMOS晶体管，耦合在所述第一电压端子和所述第一传输门晶体管之间，所述第二PMOS晶体管具有耦合到所述第二位线的栅极；

第二NMOS晶体管，耦合在所述第二电压端子和所述第一传输门晶体管之间，所述第二NMOS晶体管具有耦合到所述第二位线的栅极。

3.根据权利要求1所述的电路，还包括：

第一电压端子和第二电压端子；

第一交叉耦合的PMOS晶体管和第二交叉耦合的PMOS晶体管；

其中，所述第一交叉耦合的PMOS晶体管耦合在所述第一电压端子和所述第二位线之间，并且具有耦合到所述第一位线的栅极；

其中，所述第二交叉耦合的PMOS晶体管耦合在所述第一电压端子和所述第一位线之间，并且具有耦合到所述第二位线的栅极端子。

4.根据权利要求3所述的电路，还包括：

互补的第一数据输入端子和第二数据输入端子；

第一传输门和第二传输门；其中：

所述第一传输门耦合在所述第一数据输入端子与所述第一位线之间，并具有耦合到所述时钟输入端子的栅极；

所述第二传输门耦合在所述第二数据输入端子和所述第二位线之间，并且具有耦合到所述时钟输入端子的栅极。

5.根据权利要求3所述的电路，还包括：

互补的第一数据输入端子和第二数据输入端子；

第一NOR门和第二NOR门，所述第一NOR门具有耦合到所述第一数据输入端子的第一输入端子和耦合到所述时钟输入端子的第二输入端子，所述第二NOR门具有耦合到所述第二数据输入端子的第一输入端子和耦合到所述时钟输入端子的第二输入端子；

第一输入晶体管，耦合在所述第二电压端子和所述第一位线之间，并且具有耦合到所述第一NOR门的输出的栅极；

第二输入晶体管，耦合在所述第二电压端子和所述第二位线之间，并且具有耦合到所述第二NOR门的输出的栅极。