[发明专利]一种调整采样相位的方法及串行闪存控制器

权利要求书

1.一种串行闪存控制器，其特征在于，包括处理通路，所述处理通路包括延迟电路，所述延迟电路包括：

寄存器，用于接收相位差调整信号；

调整延迟电路，与所述寄存器连接，用于根据所述相位差调整信号对随路时钟信号或第一数据信号进行延迟，以使得所述随路时钟信号与所述第一数据信号的相位差在第一预设范围以内；

其中，所述调整延迟电路包括多个串联的子延迟电路，每个所述子延迟电路对应的延迟时间为第一时间，所述随路时钟信号与所述第一数据信号之间的初始相位差为第二时间，所述相位差调整信号用于指示所述随路时钟信号或所述第一数据信号经过预设数量个所述子延迟电路，所述预设数量与所述第一时间以及所述第二时间相关联。

2.根据权利要求1所述的串行闪存控制器，其特征在于，所述串行闪存控制器还包括时钟源，用于产生标准时钟信号；所述处理通路包括：

第一通路，与所述时钟源连接，用于根据所述标准时钟信号生成随路时钟信号，并将所述随路时钟信号传输至外部设备；其中，所述随路时钟信号为所述标准时钟信号被延迟第一预设延迟时间后的信号，所述第一预设延迟时间包括所述标准时钟信号传输至外部设备的时间。

第二通路，与所述时钟源连接，用于根据待发送数据信号生成所述第一数据信号，并将所述第一数据信号发送至所述外部设备；其中，所述第一数据信号与所述待发送数据信号包含的信息相同，所述第一数据信号为所述待发送数据信号被延迟第二预设延迟时间后的信号，所述第二预设延迟时间包括所述待发送数据信号传输至所述外部设备的时间。

3.根据权利要求2所述的串行闪存控制器，其特征在于，所述延迟电路包括第一延迟电路和第二延迟电路，

第一通路包括所述第一延迟电路，用于接收第一相位差调整信号，并根据所述第一相位差调整信号将所述随路时钟信号延迟第三预设延迟时间；其中，所述第三预设延迟时间为所述第二预设延迟时间与所述第一预设延迟时间的差值；

第二通路包括第二延迟电路，用于接收第二相位差调整信号，并根据所述第二相位差调整信号将所述第一数据信号延迟第四预设延迟时间；其中，所述第四预设延迟时间为所述第一预设延迟时间与所述第二预设延迟时间的差值。

4.根据权利要求3所述的串行闪存控制器，其特征在于，

所述寄存器包括第一寄存器和第二寄存器，所述调整延迟电路包括第一调整延迟电路和第二调整延迟电路；所述第一延迟电路包括所述第一寄存器和所述第一调整延迟电路，所述第一调整延迟电路包括多个串联的第一子延迟电路；所述第二延迟电路包括所述第二寄存器和所述第二调整延迟电路，所述第二调整延迟电路包括多个串联的第二子延迟电路；所述第一相位差调整信号用于指示所述随路时钟信号经过所述预设数量个所述第一子延迟电路，其中，所述预设数量为所述第三预设延迟时间与所述第一时间的比值；所述第二相位差调整信号用于指示所述第一数据信号经过所述预设数量个所述第二子延迟电路，其中，所述预设数量为所述第四预设延迟时间与所述第一时间的比值。

5.根据权利要求4所述的串行闪存控制器，其特征在于，

所述第二通路还包括第一触发器，所述第一触发器分别与所述时钟源以及所述第二延迟电路连接，用于根据第一时钟信号与所述待发送数据信号生成所述第一数据信号；

其中，所述第一时钟信号为将所述标准时钟信号延迟第五预设延迟时间后的信号。