[发明专利]基板处理装置在审
申请号: | 201910640340.3 | 申请日: | 2019-07-16 |
公开(公告)号: | CN111599711A | 公开(公告)日: | 2020-08-28 |
发明(设计)人: | 中冈聪;北村嘉教;佐藤胜广 | 申请(专利权)人: | 东芝存储器株式会社 |
主分类号: | H01L21/67 | 分类号: | H01L21/67 |
代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 刘英华 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 处理 装置 | ||
1.一种基板处理装置,具备:
处理槽,贮存对基板进行处理的药液;
配管,具有从上述处理槽的底部朝向上述基板排出气泡的排出口;以及
棒状体,配置于上述排出口与上述基板之间,将上述气泡分割。
2.如权利要求1所述的基板处理装置,其中,
沿第1方向排列的多个上述基板,被保持在上述处理槽内,
多个上述棒状体,在上述第1方向上延伸,并且,沿与上述第1方向正交的第2方向排列。
3.如权利要求1所述的基板处理装置,其中,
沿第1方向排列的多个上述基板,被保持在上述处理槽内,
多个上述棒状体,在与上述第1方向正交的第2方向上延伸,并且,沿上述第1方向排列。
4.如权利要求2所述的基板处理装置,其中,
所述棒状体具备:
多个第1棒状体,在上述排出口之上、在上述第1方向或上述第2方向上排列;以及
多个第2棒状体,在上述多个第1棒状体与上述基板之间,相对于上述多个第1棒状体在上述第1方向或上述第2方向上错开而排列。
5.如权利要求3所述的基板处理装置,其中,
所述棒状体具备:
多个第1棒状体,在上述排出口上、在上述第1方向或上述第2方向上排列;以及
多个第2棒状体,在上述多个第1棒状体与上述基板之间,相对于上述多个第1棒状体在上述第1方向或上述第2方向上错开而排列。
6.如权利要求4所述的基板处理装置,其中,
上述多个第1棒状体及上述多个第2棒状体,沿上述第1方向排列,
上述多个基板被保持在上述多个第2棒状体的正上方。
7.如权利要求5所述的基板处理装置,其中,
上述多个第1棒状体及上述多个第2棒状体,沿上述第1方向排列,
上述多个基板被保持在上述多个第2棒状体的正上方。
8.如权利要求4所述的基板处理装置,其中,
上述多个第1棒状体及上述多个第2棒状体,沿上述第1方向排列,
上述多个基板被保持在上述多个第2棒状体之间。
9.如权利要求5所述的基板处理装置,其中,
上述多个第1棒状体及上述多个第2棒状体,沿上述第1方向排列,
上述多个基板被保持在上述多个第2棒状体之间。
10.如权利要求1所述的基板处理装置,其中,
多个上述棒状体配置成格子状。
11.如权利要求1所述的基板处理装置,其中,
还具备保持上述基板的升降器,上述棒状体被固定于上述升降器。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东芝存储器株式会社,未经东芝存储器株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910640340.3/1.html,转载请声明来源钻瓜专利网。
- 上一篇:用于闪存中的抹除方法
- 下一篇:半导体装置及其制造方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造