[发明专利]SIP封装结构

说明书

本发明提供了一种SIP封装结构，包括第一模组、第二模组，所述第一模组与所述第二模组水平分布或垂直叠加，所述第一模组与所述第二模组的电磁敏感频率不同；所述SIP封装结构还包括屏蔽组件，所述屏蔽组件包括覆盖所述第一模组的第一屏蔽结构、覆盖所述第二模组的第二屏蔽结构，至少部分所述第一屏蔽结构和/或至少部分所述第二屏蔽结构位于所述第一模组和所述第二模组中间。将不同频率敏感的模组和器件分别进行不同的电磁屏蔽技术处、然后进行水平或垂直堆叠、再集成封装，针对不同的次级模组或SOC芯片实现不同的电磁屏蔽要求，且整体结构紧凑。

技术领域

本申请涉及半导体封装技术领域，尤其涉及一种带嵌入式EMI电磁屏蔽，以针对不同的次级模组或SOC芯片实现不同的电磁屏蔽要求的SIP封装结构。

背景技术

随着半导体技术的发展，尤其5G通信时代的到来，不但对电子器件的需求越来越微型化、轻薄化，且对异质集成不同元件的需求越来越大，因此半导体异质集成的系统级封装(SiP)逐渐成为封装的趋势。

异质集成发展需要高密度、小型化、多维化，以满足多频率和多带宽的应用。然而，不同的次级模组或SOC芯片可能对不同的电磁频率干涉有不同的敏感度和要求；例如，板到板连接器或光电连接器等压力敏感器件需与电磁屏蔽的模组分离和不能被完全塑封。基于目前的SIP封装结构，难以兼顾不同的次级模组或SOC芯片对电磁屏蔽的要求。

有鉴于此，有必要提供一种改进的SIP封装结构，以解决上述问题。

发明内容

本发明的目的在于提供一种带嵌入式EMI电磁屏蔽，以针对不同的次级模组或SOC芯片实现不同的电磁屏蔽要求的SIP封装结构。

为实现上述发明目的，本发明采用如下技术方案：

一种SIP封装结构，包括第一模组、第二模组，所述第一模组与所述第二模组水平分布或垂直叠加，所述第一模组与所述第二模组的电磁敏感频率不同；所述SIP封装结构还包括屏蔽组件，所述屏蔽组件包括覆盖所述第一模组的第一屏蔽结构、覆盖所述第二模组的第二屏蔽结构，至少部分所述第一屏蔽结构和/或至少部分所述第二屏蔽结构位于所述第一模组和所述第二模组中间。

进一步地，所述第一屏蔽结构和所述第二屏蔽结构的材料不同，或所述第一屏蔽结构和所述第二屏蔽结构的结构不同，或所述第一屏蔽结构和所述第二屏蔽结构的材料和结构均不同。

进一步地，所述二模组位于所述第一模组的正面，至少部分所述第一屏蔽结构位于所述第一模组与所述第二模组之间。

进一步地，所述第一屏蔽结构与所述第二屏蔽结构电性连接，所述第一屏蔽结构和/或所述第二屏蔽结构具有至少一个接地点。

进一步地，所述第一模组包括第一基板、第三基板、第一功能元件、第一周边元件、第一塑封结构，所述第一功能元件、第一基板、第一周边元件位于所述第三基板上，所述第一塑封结构包封所述第一功能元件、第一周边元件和第一基板；所述第一屏蔽结构包括位于所述第一塑封结构正面的屏蔽金属层；

所述第二模组包括第二基板、第二功能元件、第二周边元件，所述第二功能元件与所述第二被动元件位于所述第二基板正面，所述第二塑封结构包封所述第二功能元件和所述第二周边元件；所述第二屏蔽结构包覆所述第二塑封结构；

所述屏蔽金属层与所述第一基板电性连接，和/或所述屏蔽金属层与所述第二基板电性连接。

进一步地，所述第一屏蔽结构包括位于所述第一模组与所述第二模组之间的屏蔽金属层，所述第二屏蔽结构还包括能够覆盖部分所述第一模组的侧面的附加屏蔽结构，所述附加屏蔽结构与所述屏蔽金属层电性连接。

进一步地，所述第一屏蔽结构包括位于所述第一模组与所述第二模组之间的屏蔽金属层，所述第二屏蔽结构包覆所述第二模组的正面和侧面；