[发明专利]半导体结构及其形成方法

说明书

本发明提供一种半导体结构及其形成方法。在半导体结构中，至少在基底中接触沟渠的侧壁上形成接触窗间隙壁，因此金属硅化物层只会位于接触沟渠底面上，而不会位于接触沟渠的侧壁上。使得栅极与金属硅化物层之间的距离可以增加，而能减少因栅极诱导而生的漏电流。

技术领域

本发明涉及一种半导体结构及其形成方法，尤其涉及一种可防止由栅极引起漏电流的半导体结构及其形成方法。

背景技术

在MOSFET的源极和漏极上形成接触开口之后，通常会在源极和漏极的表面上形成金属硅化物层以降低接触电阻。然而，随着集积度的增加，临界尺寸跟着减小，漏极漏电流也跟着增加，从而对MOSFET的性能产生不利影响。

发明内容

本发明提供一种半导体结构以减小由栅极引起的漏电流。

上述半导体结构包括设置在基底上的栅极结构；设置在栅极结构两侧的基底中的源极和漏极；设置在基底和栅极结构上的介电层；设置在介电层中的两个接触开口，以分别露出源极和漏极；分别设置在源极和漏极之中以及两个接触开口之下的两个接触沟渠；分别覆盖接触沟渠侧壁的接触窗间隙壁，以避免栅极引起的漏电流；设置在接触沟渠的底面之下的两个金属硅化物层；以及填充在接触沟渠和接触开口中的接触插塞。

在本发明的一些实施例中，所述接触窗间隙壁还覆盖所述接触开口的侧壁。

在本发明的另一些实施例中，所述接触窗间隙壁的材料包括氧化硅或氮化硅。

在本发明的又一些实施例中，所述金属硅化物层的材料包括TiSi₂、NiSi₂或CoSi₂。

本发明还提供一种半导体的形成方法。首先，在基底上形成栅极结构，再于所述栅极结构两侧的所述基底中形成源极和漏极。接着，在所述基底和所述栅极结构上形成介电层。然后，在所述介电层中形成两个接触开口，以分别暴露所述源极和所述漏极。并接着在所述源极和漏极之中并在所述两个接触开口之下形成两个接触沟渠。形成两个接触窗间隙壁分别覆盖所述两个接触沟渠的侧壁，以避免产生栅极诱发的漏电流。在所述接触沟渠的底面上形成两个金属硅化物层，然后在所述两个接触沟渠和所述两个接触开口中形成两个接触插塞。

在一些实施例中，所述接触窗间隙壁的形成方法包括以热氧化法或热氮化法分别在所述两个接触沟渠的表面上形成接触介电层，再等向性地蚀刻所述接触介电层，以在所述接触沟渠的所述侧壁上形成所述接触窗间隙壁并暴露所述基底。

在另一些实施例中，所述接触窗间隙壁的形成方法包括形成接触介电层，以共形地覆盖所述介电层、所述接触开口和所述接触沟渠的暴露表面。然后，非等向性地蚀刻所述接触介电层以在所述接触开口和所述接触沟渠的侧壁上形成所述接触窗间隙壁并暴露所述基底。

在又一些实施例中，在形成所述介电层和形成所述接触开口的步骤之间，还包括形成硬罩幕层在所述介电层之上。当蚀刻介电层以形成接触开口时，所述硬罩幕层用作蚀刻罩幕。然后在形成所述接触窗间隙壁和形成所述金属硅化物层的步骤之间，移除所述硬罩幕层。

基于上述，由于接触窗间隙壁只形成在基底中接触沟渠的侧壁上，因此金属硅化物层只会在接触沟渠的底面上生成，而不会在于接触沟渠的侧壁上生成。所以，可增加栅极与金属硅化物层之间的距离，并因而能减少因栅极诱导而产生的漏电流。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1A-图1B和图2A-图2B是依据本发明一实施例的半导体结构的制造流程剖面结构示意图；

图1A-图1B和图3A-图3B是依据本发明另一实施例的半导体结构的制造流程剖面结构示意图。

附图标号说明：