[发明专利]一种FPGA和MIPI电路中的时钟恢复电路在审
| 申请号： | 201910650678.7 | 申请日： | 2019-07-18 |
| 公开（公告）号： | CN110611505A | 公开（公告）日： | 2019-12-24 |
| 发明（设计）人： | 刘健;王海力;陈子贤;马明 | 申请（专利权）人： | 京微齐力(北京)科技有限公司 |
| 主分类号： | H03L7/08 | 分类号： | H03L7/08;H03L7/085;H03L7/16;H03K5/133;H03K5/135 |
| 代理公司： | 11309 北京亿腾知识产权代理事务所(普通合伙) | 代理人： | 陈霁 |
| 地址： | 100190 北京市海淀区*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 延迟 传输过程 时钟恢复电路 数据信号传输 处理器接口 延迟锁相环 时钟信号 远程数据 同相位 电路 移动 恢复 | ||
【权利要求书】：
1.一种FPGA和MIPI电路中的时钟恢复电路，其特征在于，包括：FPGA、移动产业处理器接口MIPI和延迟锁相环DLL；其中，
FPGA和MIPI之间进行数据信号传输；
MIPI在第一时钟下工作；并将所述第一时钟发送给DLL；所述第一时钟经历传输过程中的第一延迟，形成第二时钟接入DLL；
DLL对第二时钟进行延迟和锁相处理，得到第三时钟，并将所述第三时钟发送到FPGA；所述第三时钟经历传输过程中的第二延迟，形成第四时钟接入FPGA；
FPGA在所述第四时钟下工作；
其中，DLL根据预先测得的第一延迟和第二延迟，对第二时钟进行相位调整，使第四时钟与第一时钟相位相同。
2.根据权利要求1所述的时钟恢复电路，其特征在于，使用工具软件测量所述第一延迟和第二延迟。
3.根据权利要求1所述的时钟恢复电路，其特征在于，FPGA在所述第四时钟下处理本地数据和来自MIPI的远程数据。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于京微齐力(北京)科技有限公司，未经京微齐力(北京)科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201910650678.7/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种改进动态匹配性能的电荷泵电路
- 下一篇：用于脉冲发生的方法和设备
