[发明专利]一种FPGA和MIPI电路中的时钟恢复电路

说明书

本发明公开了一种FPGA和MIPI电路中的时钟恢复电路，包括：FPGA、移动产业处理器接口MIPI和延迟锁相环DLL；其中，FPGA和MIPI之间进行数据信号传输；MIPI在第一时钟下工作；并将第一时钟发送给DLL；第一时钟经历传输过程中的第一延迟，形成第二时钟接入DLL；DLL对第二时钟进行延迟和锁相处理，得到第三时钟，并将第三时钟发送到FPGA；第三时钟经历传输过程中的第二延迟，形成第四时钟接入FPGA；FPGA在第四时钟下工作。采用DLL恢复出和第一时钟同相位的本地时钟，即第四时钟。使来自MIPI的远程数据在FPGA内部使用与MIPI中相同的时钟信号进行处理。

技术领域

本发明涉及电路设计领域，尤其涉及一种FPGA和MIPI电路中的时钟恢复电路。

背景技术

在FPGA和MIPI组成的电子电路中，由于来自MIPI的第一时钟传输到FPGA内部电路，有一定距离，第一时钟在本地会有一定的延时。来自MIPI的远程数据信号在FPGA本地必须在和远程原始的第一时钟同相位的时钟下才能工作。因此必须恢复出和第一时钟同相位的时钟。

发明内容

本发明的目的在于采用DLL恢复出和第一时钟同相位的本地时钟。

为了达到上述目的，本发明公开了一种FPGA和MIPI电路中的时钟恢复电路，包括：FPGA、移动产业处理器接口MIPI和延迟锁相环DLL；其中，

FPGA和MIPI之间进行数据信号传输；

MIPI在第一时钟下工作；并将第一时钟发送给DLL；第一时钟经历传输过程中的第一延迟，形成第二时钟接入DLL；

DLL对第二时钟进行延迟和锁相处理，得到第三时钟，并将第三时钟发送到FPGA；第三时钟经历传输过程中的第二延迟，形成第四时钟接入FPGA；

FPGA在第四时钟下工作；

其中，DLL根据预先测得的第一延迟和第二延迟，对第二时钟进行相位调整，使第四时钟与第一时钟相位相同。

在一个实例中，使用工具软件测量第一延迟和第二延迟。

在一个实例中，FPGA在第四时钟下处理本地数据和来自MIPI的远程数据。

本发明的有点在于：采用DLL恢复出和第一时钟同相位的本地时钟，即第四时钟。使来自MIPI的远程数据在FPGA内部使用与MIPI中相同的时钟信号进行处理。

附图说明

图1为本发明实施例的一种FPGA和MIPI电路中的时钟恢复电路框图；

图2为本发明实施例的一种FPGA和MIPI电路中的时钟恢复电路信号传输示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1为本发明实施例的一种FPGA和MIPI电路中的时钟恢复电路框图，如图1所示。时钟恢复电路包括：FPGA、移动产业处理器接口MIPI和延迟锁相环DLL。

FPGA和MIPI之间进行数据信号传输；MIPI在第一时钟下工作；并将第一时钟发送给DLL；第一时钟经历传输过程中的第一延迟，形成第二时钟接入DLL；DLL对第二时钟进行延迟和锁相处理，得到第三时钟，并将第三时钟发送到FPGA；第三时钟经历传输过程中的第二延迟，形成第四时钟接入FPGA；FPGA在第四时钟下工作；其中， DLL根据预先测得的第一延迟和第二延迟，对第二时钟进行相位调整，使第四时钟与第一时钟相位相同。