[发明专利]能够改善时钟准确性的电路

说明书

本申请涉及一种能够改善时钟准确性的电路，包含：一第一加总网络，用来接收一第一正交时钟的一第一相位以及一第二相位，并输出一第二正交时钟的一第一相位；一第二加总网络，用来接收该第一正交时钟的该第二相位以及一第三相位，并输出该第二正交时钟的一第二相位；一第三加总网络，用来接收该第一正交时钟的该第三相位以及一第四相位，并输出该第二正交时钟的一第三相位；以及一第四加总网络，用来接收该第一正交时钟的该第四相位以及该第一相位，并输出该第二正交时钟的一第四相位。

技术领域

本发明涉及能够改善时钟准确性的电路，时钟尤其涉及正交时钟。

背景技术

时钟是种电压信号，会周期性地往返于一低电平与一高电平之间。正交时钟是种具有四个相位的时钟，该四个相位包含一第一相位、一第二相位、一第三相位、以及一第四相位。理想状况下，该四个相位会均匀地分布于时间轴上(uniformly spaced in time)，也就是说该第一、第二、与第三相位分别领先该第二、第三、与第四相位达90度，或达该时钟的周期的四分之一。于实际状况下，该四个相位可能不是均匀地分布于时间轴上。因此，一正交时钟的四个相位的时序的均匀性决定了该正交时钟的准确性。

图1显示现有技术的一多相位滤波器(polyphase filter)100，其可用来改善一正交时钟的准确性。图1中，A1、A2、A3、与A4代表一输入正交时钟的四个相位；B1、B2、B3、与B4代表一过渡期正交时钟的四个相位；以及C1、C2、C3、与C4代表一输出正交时钟的四个相位，其中该输出正交时钟的准确性优于该输入正交时钟的准确性。多相位滤波器100包含：四个电容111、112、113、与114；四个电阻121、122、123、与124；以及四个反相器缓冲器131、132、133、与134。多相位滤波器100是为人熟知的现有技术，其细节于此不再赘述。多相位滤波器100的缺点之一是：就一集成电路的实作的整体而言，该四个电容111、112、113、与114以及该四个电阻121、122、123、与124通常会占据大量的实体布局区域；对现代的集成电路工艺(例如：CMOS(互补式金属氧化物半导体)工艺)来说，相较于制作晶体管，制作电容及/或电阻是比较缺乏面积使用效率的。

鉴于上述，本发明公开一种电路能够改善正交时钟的准确性，且无需使用电容及/或电阻；因此，该电路相较于现有技术的多相位滤波器100，具有优选的面积使用效率。

发明内容

依据本发明的一实施例，一种电路包含：一第一加总网络，用来接收一第一正交时钟的第一相位与第二相位，并输出一第二正交时钟的第一相位；一第二加总网络，用来接收该第一正交时钟的第二相位与第三相位，并输出该第二正交时钟的第二相位；一第三加总网络，用来接收该第一正交时钟的第三相位与第四相位，并输出该第二正交时钟的第三相位；以及一第四加总网络，用来接收该第一正交时钟的第四相位与第一相位，并输出该第二正交时钟的第四相位。

依据本发明的一实施例，该第一加总网络包含：一第一反相器与一第二反相器，用来分别接收该第一正交时钟的该第一相位与该第二相位，并共同地产生该第二正交时钟的该第一相位；该第二加总网络包含：一第三反相器与一第四反相器，用来分别接收该第一正交时钟的该第二相位与该第三相位，并共同地产生该第二正交时钟的该第二相位；该第三加总网络包含：一第五反相器与一第六反相器，用来分别接收该第一正交时钟的该第三相位与该第四相位，并共同地产生该第二正交时钟的该第三相位；以及该第四加总网络包含：一第七反相器与一第八反相器，用来分别接收该第一正交时钟的该第四相位与该第一相位，并共同地产生该第二正交时钟的该第四相位。

依据本发明的一实施例，该第一反相器、该第二反相器、该第三反相器、该第四反相器、该第五反相器、该第六反相器、该第七反相器、以及该第八反相器是相同的，并各自包含一单位元件。