[发明专利]半导体存储器件及其操作方法

权利要求书

1.一种半导体存储器件，包括：

内部电路；

写入控制电路，其适用于：在正常写入操作期间基于写入选通信号来将写入数据写入所述内部电路，并且在测试写入操作期间基于读取选通信号来将测试数据写入所述内部电路；以及

读取控制电路，其适用于：在正常读取操作或测试读取操作期间产生所述读取选通信号以及将所述读取选通信号和从所述内部电路读取的读取数据一起输出，并且在所述测试写入操作期间产生所述读取选通信号以及向所述写入控制电路提供所述读取选通信号，其中，在所述测试写入操作期间，所述读取控制电路将数据使能信号掩蔽，所述数据使能信号用于使所述读取数据能够被读取。

2.如权利要求1所述的半导体存储器件，其中，在所述正常写入操作期间，

在从写入命令被输入时开始经过写入延时WL和第一时间tDQSS之后，所述写入控制电路控制所述写入数据被写入所述内部电路，所述第一时间tDQSS表示时钟与所述写入选通信号之间的偏斜。

3.如权利要求1所述的半导体存储器件，其中，在所述测试写入操作期间，

在从写入命令被输入时开始经过写入延时WL、第一时间tDQSS和第二时间tDQSCK之后，所述写入控制电路将所述测试数据写入所述内部电路，所述第一时间tDQSS表示时钟与所述写入选通信号之间的偏斜，所述第二时间tDQSCK表示所述时钟与所述读取选通信号之间的偏斜。

4.如权利要求1所述的半导体存储器件，其中，

在所述正常读取操作或所述测试读取操作期间，在从读取命令被输入时开始经过读取延时RL和第二时间tDQSCK之后，所述读取控制电路输出所述读取选通信号，所述第二时间tDQSCK表示时钟与所述读取选通信号之间的偏斜，以及

在所述测试写入操作期间，在从写入命令被输入时开始经过写入延时WL、第一时间tDQSS和所述第二时间tDQSCK之后，所述读取控制电路输出所述读取选通信号，所述第一时间tDQSS表示时钟与所述写入选通信号之间的偏斜。

5.如权利要求1所述的半导体存储器件，其中，所述读取控制电路包括：

输出控制电路，其适用于：基于读取命令而将选通使能信号使能，基于测试模式信号和写入命令而将所述选通使能信号使能，以及掩蔽所述数据使能信号，所述数据使能信号用于所述读取数据被读取；

时钟延迟电路，其适用于：当所述选通使能信号被使能时，通过延迟时钟的相位来产生多个延迟时钟；以及

数据输出电路，其适用于：通过将所述多个延迟时钟组合来产生所述读取选通信号，以及基于所述数据使能信号和所述多个延迟时钟而输出所述读取数据。

6.如权利要求5所述的半导体存储器件，其中，所述输出控制电路包括：

测试信号发生器，其适用于：基于所述测试模式信号和所述写入命令而产生第一测试信号，并将写入延时WL和第一时间tDQSS反映到所述第一测试信号中，以及输出第二测试信号，所述第一时间tDQSS表示所述时钟与所述写入选通信号之间的偏斜；

初步信号发生器，其适用于：基于所述读取命令而将初步使能信号使能；

选通控制器，其适用于：基于所述第二测试信号和所述初步使能信号而将所述选通使能信号使能；以及

数据输出掩蔽器，其适用于：基于所述第一测试信号来掩蔽所述数据使能信号。

7.如权利要求6所述的半导体存储器件，其中，所述测试信号发生器包括：

逻辑元件，其适用于：对所述测试模式信号和所述写入命令执行逻辑运算，以输出所述第一测试信号；以及

延时反映元件，其适用于：将所述写入延时WL和所述第一时间tDQSS反映到所述第一测试信号中，以输出所述第二测试信号。

8.如权利要求6所述的半导体存储器件，其中，所述数据输出电路包括：

数据输出组件，其基于所述数据使能信号而被使能，以基于所述多个延迟时钟而输出所述读取数据；以及

选通发生器，其适用于通过将所述多个延迟时钟组合来产生所述读取选通信号。