[发明专利]半导体存储器的测试方法

说明书

本发明涉及半导体存储器的测试方法。提供了能够一边抑制性能的偏差一边制造半导体存储器的半导体存储器的测试方法。具有：测定多个存储器单元的电气特性的步骤；基于测定值来检测缺陷单元的步骤；将包括规定数以上缺陷单元的存储器块判定为缺陷块的步骤；判定缺陷块的数量是否为第1阈值以上的步骤；在缺陷块的数量为第1阈值以上的情况下将半导体存储器判定为次品的步骤；在判定为第1阈值不足的情况下将缺陷块的数量与第2阈值进行比较的步骤；在判定为缺陷存储器块的数量为第2阈值不足的情况下变更测定条件来重复执行一连串步骤的步骤；以及通过与向其他块的访问不同的方法来管理向缺陷块的访问的步骤。

技术领域

本发明涉及半导体存储器的测试方法。

背景技术

在DRAM（Dynamic Random Access Memory，动态随机存取存储器）等半导体存储器的制造工序中，在该半导体存储器被形成的晶圆的晶圆测试工序中，进行用于判定半导体存储器的好坏的测试（例如，专利文献1）。在这样的测试中，不满足规定的工作条件的存储器单元被检测作为不合格单元。在半导体存储器中，在通常的存储器区域之外设置有冗余区域，在测试中被判定为不合格单元的存储器单元被冗余区域的单元（冗余单元）置换。即，在针对不合格单元的地址而试行访问的情况下，代替该不合格单元而针对冗余单元的地址进行访问。在检测到比冗余单元的数量多的不合格单元的情况下，该半导体存储器被判定为次品。

现有技术文献

专利文献

专利文献1：日本特开2008-108395号公报。

发明内容

发明要解决的课题

从1个晶圆切出的多个芯片经过相同的晶圆测试工序中的测试而制造，因此，针对一定的条件下的工作具有相同的特性。可是，存在针对例如低电压下的工作或低温环境下的工作等比晶圆测试工序的条件严峻的特殊的环境下的工作而在芯片间产生偏差这样的问题点。

本发明鉴于上述问题点而完成，其目的在于，提供能够一边抑制性能的偏差一边制造半导体存储器的半导体存储器的测试方法。

用于解决课题的方案

本发明的半导体存储器的测试方法是判定具有每一个由多个存储器单元构成的多个存储器块的半导体存储器的好坏的测试方法，其特征在于，具有：第1步骤，测定所述多个存储器块的所述多个存储器单元的每一个的电气特性；第2步骤，将所述多个存储器单元之中的、所述电气特性的测定值不满足基准值的存储器单元检测为缺陷单元；第3步骤，将所述多个存储器块之中的、包括规定数以上所述缺陷单元的存储器块判定为缺陷块；第4步骤，判定所述缺陷块的数量是否为第1阈值以上；第5步骤，在判定为所述缺陷块的数量为第1阈值以上的情况下，将所述半导体存储器判定为次品；第6步骤，在判定为所述缺陷块的数量为第1阈值不足的情况下，将所述缺陷块的数量与比所述第1阈值小的第2阈值进行比较；第7步骤，在判定为所述缺陷存储器块的数量为所述第2阈值不足的情况下，针对所述多个存储器单元的每一个，变更所述电气特性的测定中的测定条件，重复执行由所述第1步骤、所述第2步骤、所述第3步骤和所述第6步骤构成的一连串的步骤，直到判定为所述缺陷块的数量为所述第2阈值以上并且为所述第1阈值不足；以及第8步骤，在所述第6步骤或所述第7步骤中判定为所述缺陷块的数量为所述第2阈值以上并且为所述第1阈值不足的情况下，通过与向所述缺陷块以外的块的访问不同的方法来管理向所述缺陷块的访问。