[发明专利]内埋元件封装结构及其制造方法在审
申请号: | 201910654788.0 | 申请日: | 2019-07-19 |
公开(公告)号: | CN111863757A | 公开(公告)日: | 2020-10-30 |
发明(设计)人: | 廖玉茹;陈建泛;王建皓 | 申请(专利权)人: | 日月光半导体制造股份有限公司 |
主分类号: | H01L23/488 | 分类号: | H01L23/488;H01L23/31;H01L21/50;H01L21/56;H01L21/60 |
代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 林斯凯 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 元件 封装 结构 及其 制造 方法 | ||
一种内埋元件封装结构及其制造方法。内埋元件封装结构包括一介电结构以及一元件。元件内埋于介电结构中并设有多个导电柱,该多个导电柱自介电结构的一上表面露出且分别具有一第一厚度及一第二厚度,第一厚度不等于第二厚度。
技术领域
本发明是有关于一种元件封装结构及其制造方法,且特别是有关于一种内埋元件封装结构及其制造方法。
背景技术
在系统级封装结构中,将半导体芯片埋入封装基板中的内埋元件技术(Semiconductor Embedded in SUBstrate,简称SESUB),因为具有降低封装基板产品受到噪声干扰及产品尺寸减小的优点,近年来已成为本领域制造商的研发重点。为了提高生产的良率,内埋元件必须固定在线路基板的介电结构内,以利于后续制作的图案化导电层能与内埋元件电性连接。
然而,当内埋元件因翘曲而变形,位于翘曲表面上的电性接垫将无法在同一高度上,因而增加后续导电通孔制程的难度及降低制程的良率。
发明内容
本发明是有关于一种内埋元件封装结构及其制造方法,可避免喷砂制程对内埋元件产生的伤害,并可提高内埋元件封装制程的良率。
根据本发明的一方面,提出一种内埋元件封装结构,其包括一介电结构以及一元件。元件内埋于介电结构中并设有多个导电柱,该多个导电柱自介电结构的一上表面露出且分别具有一第一厚度及一第二厚度,第一厚度不等于第二厚度。
根据本发明的一方面,提出一种内埋元件封装结构,其包括一介电结构以及一元件。元件内埋于介电结构中并设有多个导电柱,该多个导电柱各自具有一中心线,该中心线相对于垂直线具有一第一倾斜角以及一第二倾斜角,第一倾斜角不等于第二倾斜角。
根据本发明的一方面,提出一种内埋元件封装结构的制造方法,包括下列步骤。提供一半导体芯片于一载体上,半导体芯片设有多个导电柱,半导体芯片具有一翘曲量使该多个导电柱位于不同高度。提供一介电结构于载体上,介电结构覆盖半导体芯片及该多个导电柱。移除部分介电结构及该多个导电柱的一部分。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂,以下结合附图对本发明的具体实施方式作详细说明,其中:
图1A及图1B绘示对内埋元件封装结构进行喷砂制程的局部示意图。
图2绘示依照本发明一实施例的内埋元件封装结构的局部剖面示意图,其中内埋元件具有一翘曲量。
图3A至3E绘示依照本发明一实施例的内埋元件封装结构的制造方法的流程图。
图4A至4E绘示依照本发明另一实施例的内埋元件封装结构的制造方法的流程图。
图5A至5F绘示依照本发明另一实施例的内埋元件封装结构的制造方法的流程图。
图6A至6F绘示依照本发明另一实施例的内埋元件封装结构的制造方法的流程图。
图7A至7K绘示依照本发明另一实施例的内埋元件封装结构的制造方法的流程图。
图中元件标号说明:
100、110:内埋元件封装结构
101:载体
102:介电材料
104:下导电层
104a:第二焊垫
105:盲孔
106:导电盲孔
108:第二焊罩层
111:元件
112:电性接垫
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日月光半导体制造股份有限公司,未经日月光半导体制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910654788.0/2.html,转载请声明来源钻瓜专利网。