[发明专利]一种大像元图像传感器中嵌入高密度叠层电容的结构

说明书

本发明提供一种大像元图像传感器中嵌入高密度叠层电容的结构，包括：有源区；位于该有源区中的光电二极管；光电二极管的上方的第一层间电介质；光电二极管上方的第一层间电介质中设有转移管；光电二极管两侧的区域为沟槽隔离区域；沟槽隔离区域设有叠层电容；叠层电容通过金属通孔接出。利用高k电介质及金属堆叠的叠层电容结构，可以充分利用大像元周围较宽的沟槽隔离区域来嵌入叠层电容，从而节省芯片面积与成本，易于集成，解决了大电容与芯片面积不兼容的矛盾。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

技术领域

本发明涉及半导体制造领域，特别是涉及一种大像元图像传感器中嵌入高密度叠层电容的结构。

背景技术

由于近年来在便携式器件高速增长的市场需求驱动下，在集成电路芯片上集成各类无源元件，例如电容与感应器获得人们极大的关注与研发投入。各类无源元件在射频、模拟/混合信号和功率应用方面实现了小型化、高精度、高品质因子、高带宽、低成本方面等多方面的高速发展。而无论是用于射频匹配和滤波的皮法大小的电容，还是广泛用于噪音去偶、数据采样与保存功能的纳法大小的电容，它无疑是其中应用领域最广的无源元件。如今，随着集成电路制造工艺的发展，集成于后段制程的金属电介质金属的叠层电容结构由于其极为出色的性能正成为电容制造工艺的主流方法。

目前基于CMOS工艺的图像传感器原理是通过光电二极管将光子转变为电子空穴对，同时再对光电二极管施加反偏的电压以将电子空穴对分离开来，随后将电子转移到Floating Drain处存储起来，最后利用Source Follower将此部分存储的电子放大为电压信号为外部电路读出。针对CMOS图像传感器的结构也分为前照式和背照式结构，前照式结构中后段金属连线分布于光电二极管上方；背照式结构中则分布于光电二极管下方。由于市场需求不同，针对手机等图像传感器元件，其像元一般较小，约1微米左右；而对于高端数码相机、医疗成像、工业检测、航拍等特殊领域，其像元反而较大，尺寸在3微米至10微米不等。对于小像元的图像传感器，由于其像元较小，光子转化的电子也较少，全阱电荷在数千量级，因此其用来存储电子的Floating Drain在芯片上占据的面积较小；而对于大像元的图像传感器，由于其较大的像元尺寸，其全阱电荷可以达到数十万量级，在不增加FloatingDrain面积的情况下，则需要外接一个大的电容，用来存储如此之多的电子。对于前照式结构，增加的电容结构只能嵌入到后段制程中，这会极大地增加芯片面积，同时影响光电二极管采光效率。因此，对于大像元图像传感器，如何在不影响芯片面积与采光情况下有效制备一个大电容，同时控制芯片的制造成本成为了大像元图像传感器芯片开发的一大挑战。

因此，需要提供一种新的结构来解决上述问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种大像元图像传感器中嵌入高密度叠层电容的结构，用于解决现有技术中增加的电容结构嵌入到后段制程中，会极大地增加芯片面积，同时影响光电二极管采光效率的问题。

为实现上述目的及其他相关目的，本发明提供一种大像元图像传感器中嵌入高密度叠层电容的结构，该结构至少包括：大像元和设于所述大像元之间的叠层电容；所述大像元包括：有源区；位于该有源区中的光电二极管；所述光电二极管的上方的第一层间电介质；所述光电二极管上方的所述第一层间电介质中设有转移管；所述光电二极管两侧的区域为沟槽隔离区域；所述沟槽隔离区域设有所述叠层电容；所述叠层电容通过金属通孔接出。

优选地，所述转移管上连接有金属通孔。

优选地，所述叠层电容的上半部分位于所述第一层间电介质中，下半部分位于所述光电二极管的两侧有源区中。

优选地，所述叠层电容的结构由金属层-电介质-金属层构成。

优选地，构成所述叠层电容的金属层为TiN，构成所述叠层电容的电介质为氮化硅、AL₂O₃、HfO₂或高K电介质中的一种。