[发明专利]存储器装置

权利要求书

1.一种存储器装置，包括：

存储器控制单元，用以提供写输入时钟及第一控制值；以及

写输出时钟装置，依据该写输入时钟产生多个内部时钟，且依据该存储器控制单元的控制，从所述多个内部时钟中选择一目标内部时钟再依据该第一控制值加以延迟后，作为写输出时钟而输出至存储器单元；

其中，该存储器单元依据该写输出时钟产生数据信号；该存储器控制单元接收该数据信号，并且根据该数据信号的电位判断该写输出时钟是否符合该存储器单元的时序需求；

其中，当判断该写输出时钟为不符合该时序需求时，该存储器控制单元改变该第一控制值和/或更改所选择的该目标内部时钟，进而改变该写输出时钟，

其中该写输出时钟装置包括时钟延迟单元，该时钟延迟单元耦接该写输入时钟及第二控制值以产生该多个内部时钟，该时钟延迟单元包括初始延时链、可调节延时单元、以及时钟反相电路。

2.如权利要求1所述的存储器装置，其中该写输出时钟装置还包括时钟选择单元，耦接该多个内部时钟及该存储器控制单元；其中该存储器控制单元控制该时钟选择单元选择该多个内部时钟的其中之一作为该目标内部时钟。

3.如权利要求2所述的存储器装置，当该存储器控制单元改变该第一控制值并与该第二控制值相等时，如果该存储器控制单元判断该写输出时钟不符合该时序需求，该存储器控制单元控制该时钟选择单元更改所选择的该目标内部时钟。

4.如权利要求2所述的存储器装置，其中该多个内部时钟包括第一至第四内部时钟；其中该第一内部时钟与该写输入时钟具有相同的时钟周期；该第二内部时钟比该第一内部时钟延迟四分之一该时钟周期；该第三内部时钟比该第一内部时钟延迟二分之一该时钟周期；以及该第四内部时钟比该第一内部时钟延迟四分之三该时钟周期。

5.如权利要求4所述的存储器装置，其中该时钟选择单元依序选择该第一至第四内部时钟的其中之一做为该目标内部时钟。

6.如权利要求4所述的存储器装置，如果该存储器控制单元判断该写输出时钟符合该时序需求，该存储器控制单元输出写输入数据。

7.如权利要求6所述的存储器装置，还包括写输出生成装置，耦接该写输入数据，并依据该写输出时钟及该多个内部时钟产生写输出数据给该存储器单元。

8.如权利要求7所述的存储器装置，其中该写输出生成装置包括：

第一数据采样电路，耦接该写输入数据及该第三内部时钟以产生第一内部数据；

第二数据采样电路，耦接该写输入数据及该第四内部时钟以产生第二内部数据；

第三数据采样电路，耦接该第一内部数据及该第一内部时钟以产生第三内部数据；

第四数据采样电路，耦接该第一内部数据及该第二内部时钟以产生第四内部数据；以及

数据选择电路，依据该写输出时钟选择该第一至第四内部数据以产生该写输出数据。

9.如权利要求1所述的存储器装置，还包括该存储器单元。