[发明专利]存储器装置

说明书

本发明提供一种存储器装置，该装置包括：存储器控制单元及写输出时钟装置。存储器控制单元用以提供写输入时钟及第一控制值。写输出时钟装置依据写输入时钟产生多个内部时钟，且依据存储器控制单元的控制，从该等内部时钟中选择目标内部时钟，再依据第一控制值加以延迟后，作为写输出时钟至存储器单元。存储器单元依据写输出时钟产生数据信号。存储器控制单元接收数据信号以判断写输出时钟是否符合存储器单元运作的时序需求。若判断为不符合时序需求，存储器控制单元改变第一控制值和/或改变所选择的目标内部时钟，进而改变写输出时钟。

技术领域

本发明涉及一种存储器装置，特别涉及具有硬件调节训练的存储器装置。

背景技术

随着双线存储器模块(dual in-line memory module，DIMM)广泛地应用于个人计算机及服务器系统等，对于调整DIMM的数据传输已经成为重要的课题。DIMM的技术发展已经包括了第三代双倍数据率(Double-Data-Rate third generation，DDR3)及最新的第四代双倍数据率(Double-Data-Rate fourth generation，DDR4)，其中为了支持DDR3及DDR4应用在更高频率的操作环境，DIMM会采用的拓朴结构为飞越式(Fly-by)结构，以降低同步切换噪声，并改善信号的完整性。

在飞越式结构中，时钟信号、命令信号、读/写数据及地址遍历DIMM中的每个动态随机存取存储器(dynamic random access memory，DRAM)颗粒，其中读/写数据会通过输入输出接口连接于每个DRAM颗粒。由于时钟信号、命令信号、读/写数据及地址被传送到DIMM上的每个DRAM颗粒的距离不尽相同，所以到达DIMM上的每个DRAM颗粒的读/写数据存在着不同的传输时间差异。因此在读/写数据时，本发明提供一种存储器装置让读/写数据的时钟周期符合DIMM元件上的时钟周期。

发明内容

有鉴于此，本发明提出一种存储器装置，可以调整读/写数据的时钟周期。藉此，解决上述的问题。

一种存储器装置包括：存储器控制单元及写输出时钟装置。存储器控制单元用以提供写输入时钟及第一控制值。写输出时钟装置依据写输入时钟产生多个内部时钟，且依据存储器控制单元的控制，从该等内部时钟中选择一目标内部时钟再依据第一控制值加以延迟后，作为一写输出时钟而输出至存储器单元。其中，存储器单元依据写输出时钟产生数据(DQ)信号。存储器控制单元接收数据信号并且据以判断写输出时钟是否符合存储器单元运作的时序需求。其中，若判断为不符合时序需求，存储器控制单元改变第一控制值和/或改变所选择的目标内部时钟，进而改变写输出时钟。

附图说明

图1所示为根据本发明的一实施例的存储器装置，有关于写入数据的操作的示意图。

图2所示为根据本发明的一实施例的写输出时钟生成装置的架构图。

图3所示为根据本发明的其他一实施例的写输出时钟生成装置的架构图。

图4所示为根据本发明的一实施例的写输出生成装置的操作流程图。

图5所示为根据本发明的一实施例的存储器装置，有关于读取数据的操作的示意图。

具体实施方式

参考附图来描述本发明，其中在所有附图中使用相同的附图标记来表示相似或等效的元件。附图不是按比例绘制的，而是仅用于说明本发明。本发明的几个形态如下描述，并参考示例应用作为说明。应该理解的是，阐述了许多具体细节、关系和方法以提供对本发明的全面了解。然而，相关领域的普通技术人员将容易认识到，本发明可以被实行即便在没有一个或多个具体细节的情况下或没有利用其他方法来实施本发明。在其他情况下，未详细示出已知的结构或操作以避免模糊本发明。本发明不受所示的行为或事件的顺序所限制，因为一些行为可能以不同的顺序发生和/或与其他行为或事件同时发生。此外，并非所有说明的行为或事件都需要根据本发明的方法来实施。