[发明专利]一种基于FPGA的高精度时间间隔测量方法及系统

权利要求书

1.一种基于FPGA的高精度时间间隔测量方法，其特征在于，包括如下实施步骤：

采用脉冲填充计数法进行两个脉冲间的时间间隔的粗测量，得到时间间隔的粗测结果；

基于FPGA抽头延时链对小于一个时钟周期的相位差进行细测量，得到时间间隔的细测结果；

根据所述粗测结果和所述细测结果确定所述时间间隔的最终测量结果。

2.根据权利要求1所述的一种基于FPGA的高精度时间间隔测量方法，其特征在于，所述采用脉冲填充计数法进行两个脉冲间的时间间隔的粗测量，得到时间间隔的粗测结果，包括：

通过脉冲计数器计算出在闸门间隔中的脉冲个数N,根据所述脉冲个数N和所述时钟周期T₀得到时间间隔的粗测结果，T_N＝N*T₀。

3.根据权利要求2所述的一种基于FPGA的高精度时间间隔测量方法，其特征在于，所述脉冲计数器采用格雷码计数器。

4.根据权利要求1所述的一种基于FPGA的高精度时间间隔测量方法，其特征在于，所述脉冲填充计数法采用的计数脉冲为FPGA内锁相环PLL根据原子钟输出的频率信号倍频产生的。

5.根据权利要求2所述的一种基于FPGA的高精度时间间隔测量方法，其特征在于，所述基于FPGA抽头延时链对小于一个时钟周期的相位差进行细测量，得到时间间隔的细测结果，包括：

将一组延迟单元级联形成的抽头延迟链，每个延迟单元的延迟时间均为τ,每个延迟单元上引出一个抽头并用相应的触发器进行锁存；

使待测信号的上升沿在所述抽头延时链中传递，当所述闸门信号的上升沿到来时，每个触发器对所述抽头延迟链中的各个抽头的当前状态进行采样，根据每个触发器输出信号Q＝1的个数m来判断待测信号的上升沿在所述抽头延迟链中的传递时间,t＝m*τ。

6.根据权利要求5所述的一种基于FPGA的高精度时间间隔测量方法，其特征在于，根据所述粗测结果和所述细测结果确定所述时间间隔的最终测量结果，包括：

所述两个脉冲间的时间间隔T_d＝T_N+T₁-T₂；

所述时间间隔的粗测结果T_N＝N*T₀；

所述时间间隔细测结果T₁＝m1*τ,T₂＝m2*τ。

7.根据权利要求5所述的一种基于FPGA的高精度时间间隔测量方法，其特征在于，所述延迟单元为配置FPGA内部查找表获得，所述内部查找表具有DATAA、DATAB、DATAC、DATAD四种输入端口，在所述一组延迟单元内，输入端口种类相同。

8.根据权利要求5所述的一种基于FPGA的高精度时间间隔测量方法，其特征在于，所述延时单元经过逻辑锁定。

9.一种基于FPGA的高精度时间间隔测量系统，其特征在于，包括粗测模块、精测模块和计算模块，其中：

所述粗测模块，用于采用脉冲填充计数法进行两个脉冲间的时间间隔的粗测量，得到时间间隔的粗测结果；

所述精测模块，用于基于FPGA抽头延时链对小于一个时钟周期的相位差进行细测量，得到时间间隔的细测结果；

所述计算模块，用于根据所述粗测结果和所述细测结果确定所述时间间隔的最终测量结果。

10.根据权利要求9所述的一种基于FPGA的高精度时间间隔测量系统，其特征在于，所述粗侧模块采用格雷码计数器，用于通过格雷码计数器计算出在闸门间隔中的脉冲个数N,根据所述脉冲个数N和所述时钟周期T₀得到时间间隔的粗测结果，T_N＝N*T₀；

所述细测模块为将一组延迟单元级联形成的抽头延迟链，每个延迟单元的延迟时间均为τ,每个延迟单元上引出一个抽头并用相应的触发器进行锁存；

用于使待测信号的上升沿在所述抽头延时链中传递，当所述闸门信号的上升沿到来时，每个触发器对所述抽头延迟链中的各个抽头的当前状态进行采样，根据每个触发器输出信号Q＝1的个数m来判断待测信号的上升沿在所述抽头延迟链中的传递时间,t＝m*τ；

所述计算模块，用于计算所述两个脉冲间的时间间隔T_d＝T_N+T₁-T₂；

其中，所述时间间隔的粗测结果T_N＝N*T₀；所述时间间隔细测结果T₁＝m1*τ,T₂＝m2*τ。