[发明专利]一种基于FPGA的高精度时间间隔测量方法及系统

说明书

本发明涉及一种基于FPGA的高精度时间间隔测量方法，包括如下步骤，采用脉冲填充计数法进行两个脉冲间的时间间隔的粗测量，得到时间间隔的粗测结果；基于FPGA抽头延时链对小于一个时钟周期的相位差进行细测量，得到时间间隔的细测结果；根据所述粗测结果和所述细测结果确定所述时间间隔的最终测量结果。本发明通过将粗测量和精测量相结合，利用FPGA延迟单元几十皮秒级的高精度时延间隔，使得能够对大范围的时间间隔进行测量，并且取得较高的测量精度。本发明还包括一种基于FPGA的高精度时间间隔测量系统。

技术领域

本发明属于时间间隔测量领域，具体涉及一种基于FPGA的高精度时间间隔测量方法及系统。

背景技术

随着科学技术的飞速发展，时间间隔的测量特别是高精度的时间间隔测量技术在科学研究上具有重要的作用，尤其在导航定位、卫星授时、激光测距等领域有着非常广泛的应用，同时也是时频测量领域的研究热点。

时间间隔测量技术一般是用来测量两个或多个物理事件相继发生的时间间隔，同时把测量得到的时间间隔转换成相应的数字，因此这种技术也被称为时间数字转换技术(Time to Digital Conversion，TDC)。目前时间间隔测量技术的方法很多，其中采用最多的是基于TDC芯片的测量方法。TDC芯片测量的典型分辨率为50ps，因此可以精确测量出纳秒级的相位差；但是该芯片具有较大的缺点是其测量范围较窄，一般都在纳秒到微秒级左右，对于较大测量范围就难以满足实际工程需要。

发明内容

本发明为了解决上述背景技术中的技术问题，提供一种基于FPGA的高精度时间间隔测量方法及系统。

本发明解决上述技术问题的技术方案如下：采用脉冲填充计数法进行两个脉冲间的时间间隔的粗测量，得到时间间隔的粗测结果；基于FPGA抽头延时链对小于一个时钟周期的相位差进行细测量，得到时间间隔的细测结果；根据所述粗测结果和所述细测结果确定所述时间间隔的最终测量结果。

本发明的有益效果是：通过将粗测量和精测量相结合，利用FPGA延时链各延迟单元几十皮秒ps级的高精度时延间隔，使得能够对大范围的时间间隔进行测量，并且取得较高的测量精度。

进一步地，所述采用脉冲填充计数法进行两个脉冲间的时间间隔的粗测量，得到时间间隔的粗测结果，包括：通过脉冲计数器计算出在闸门间隔中的脉冲个数N,根据所述脉冲个数N和所述时钟周期T₀得到时间间隔的粗测结果，T_N＝N*T₀。

采用上述进一步方案的有益效果是，利用计用计数器计数范围较大的特点，实现长时间间隔测量。

进一步地，所述脉冲计数器采用格雷码计数器。

采用上述进一步方案的有益效果是，利用格雷码计数器每次只有一位会发生跳变的特性，尽可能地降低翻转噪声和亚稳态现象发生的概率，提高测量的稳定性。

进一步地，所述脉冲填充计数法采用的计数脉冲为FPGA内锁相环PLL根据原子钟输出的频率信号倍频产生的。

采用上述进一步方案的有益效果是，通过利用锁相环PLL内部抖动和时延小、FPGA内部具有专用的时钟网络资源布线的特性，通过采用高准确度和稳定度的原子钟时钟信号作为基准，产生高稳定度和准确度的计数脉冲，以提高粗测量的可靠性和准确度。

进一步地，所述基于FPGA抽头延时链对小于一个时钟周期的相位差进行细测量，得到时间间隔的细测结果，包括：将一组延迟单元级联形成的抽头延迟链，每个延迟单元的延迟时间均为τ,每个延迟单元上引出一个抽头并用相应的触发器进行锁存；使待测信号的上升沿在所述抽头延时链中传递，当所述闸门信号的上升沿到来时，每个触发器对所述抽头延迟链中的各个抽头的当前状态进行采样，根据每个触发器输出信号Q＝1的个数m来判断待测信号的上升沿在所述抽头延迟链中的传递时间,t＝m*τ。