[发明专利]MRAM阵列的测试电路

说明书

本发明提供一种MRAM阵列的测试电路，包括：字线译码器、行选择器以及测试阵列，所述测试阵列的其中一列为测试列，所述测试阵列的全部行以每两行为一组合行，所述测试列上的位于每个组合行的第一行上的存储单元为测试单元，所述测试单元的MTJ底电极连接至所在组合行的第二行的字线，该字线作为测试信号线输出测试信号，其中，所述字线译码器，用于根据输入的地址信号，选中所述测试阵列的其中一组合行的第一行的字线，该字线在选中后被拉高；所述行选择器，用于根据所述字线译码器的选择结果，将选中的组合行的第二行的字线选择连接至测试信号端。本发明能够对MRAM阵列中的其中一列上的多个存储单元进行参数测试。

技术领域

本发明涉及磁性存储器技术领域，尤其涉及一种MRAM阵列的测试电路。

背景技术

近年来，采用MTJ(Magnetic Tunnel Junction，磁性隧道结)的磁电阻效应的MRAM(Magnetic Random Access Memory，磁性随机存储器)被认为是未来的固态非易失性记忆体，相比于目前其他类型的存储器，具有读写速度快、可实现无限次擦写、易于与目前的半导体工艺相兼容等优点。

在现有的工艺流程中，MRAM通过一定的工艺手段制备出来后，需要通过测试电路对制造出来的MRAM阵列进行相关参数测试，如存储单元的翻转电压、存储单元的等效电阻等，以评判该制造工艺是否满足要求。

而MTJ作为MRAM存储单元的核心器件，MTJ的相关参数，如MTJ的翻转电压和电阻，也是一个很重要的参数。但是，目前的测试电路一般都无法测量MTJ的翻转电压和电阻，即使能测试，也只是针对MRAM阵列中的一个存储单元的MTJ参数进行测试，样本数量过少，无法进行相关的统计分析，从而导致无法对阵列的参数均一性进行分析。

发明内容

为解决上述问题，本发明提供一种MRAM阵列的测试电路，能够对MRAM阵列中的其中一列上的多个存储单元进行测试，得到多个存储单元的测试参数，也就获得了阵列的统计分布情况，便于进行统计分析，从而对阵列的参数均一性进行分析，对制造工艺的优劣进行评判。

第一方面，本发明提供一种MRAM阵列的测试阵列，包括：N行M列的多个存储单元，其中M、N为大于等于2的整数，所述测试阵列的每个存储单元包括MOS管和MTJ，每个存储单元的MTJ底电极连接至MOS管漏极，

所述测试阵列的每一行均设置有字线，所述测试阵列的每一列均设置有位线和源线，所述测试阵列的每一列的全部存储单元的MTJ顶电极连接至每一列各自的位线，所述测试阵列的每一列的全部存储单元的MOS管源极连接至每一列各自的源线；

所述测试阵列的其中一列为测试列，所述测试阵列的全部行以每两行为一组合行，所述测试列上的位于每个组合行的第一行上的存储单元为测试单元，所述测试单元的MTJ底电极连接至所在组合行的第二行的字线，每个组合行的第一行的全部存储单元的MOS管栅极连接至第一行的字线，每个组合行的第二行的全部存储单元的MOS管栅极和第二行的字线处于断开状态，且第二行的全部存储单元的MOS管栅极接地；

所述测试阵列的所述测试列的位线用于输入位线电压信号，所述测试列的源线用于输入源线电压信号，除所述测试列以外的其余各列的位线和源线全部接地；

所述测试阵列的每一组合行的两行中，第一行的字线用于输入字线电压信号，第二行的字线用于作为测试信号线以输出测试信号。

可选地，所述测试阵列的全部行以每相邻两行为一组合行。

可选地，如果N为偶数，所述测试阵列分为N/2个组合行，如果N为奇数，所述测试阵列分为(N-1)/2个组合行以及一单独行，所述单独行的全部存储单元的MOS管栅极连接至该行的字线。

第二方面，本发明提供一种MRAM阵列的测试电路，包括：字线译码器、行选择器以及上述的测试阵列，其中，