[发明专利]一种晶圆键合堆叠芯片的封装结构及制备方法

说明书

本发明公开了一种晶圆键合堆叠芯片的封装结构及制备方法，封装结构包括，芯片键合体，包括堆叠设置的多个单体晶圆级芯片，所述单体晶圆级芯片之间通过键合层键合，即晶圆键合后形成堆叠芯片；导电通孔，实现堆叠芯片焊盘功能引出端子连通，本发明实施例提供的封装结构由晶圆键合形成的堆叠芯片通过侧壁信号互连，封装体积小。本发明实施例提供的制备方法，无需复杂TSV工艺，避免了由于对芯片直接或间接制作通孔导致的芯片内应力及损伤问题，制程过程简单，产能高。

技术领域

本发明涉及半导体封装技术领域，具体涉及一种晶圆键合堆叠芯片的封装结构及制备方法。

背景技术

近几年来，在3D芯片封装或晶圆级封装时，倒焊封装(Flip-Chip，FC)工艺的出现可以使芯片封装的体积减小，为了增加输入/输出(Input/Output，I/O)接口，一般在FC工艺的基础上对芯片进行硅通孔(Through Silicon Via，TSV)作业，但是对芯片或晶圆进行硅通孔作业，会导致晶圆产生内应力，对晶圆造成损伤。

发明内容

因此，本发明一种晶圆键合堆叠芯片的封装结构及制备方法，克服现有技术中的在3D芯片封装或晶圆级封装时，通过对芯片作业TSV，会产生内应力及损伤的缺陷。

第一方面，本发明提供一种晶圆键合堆叠芯片的封装结构，包括：芯片键合体，包括堆叠设置的多个单体晶圆级芯片，所述单体晶圆级芯片之间通过键合层键合；导电通孔，与各个单体晶圆级芯片的功能引出端子连通。

在一实施例中，所述的晶圆键合堆叠芯片的封装结构，还包括：模封材料，包覆所述芯片键合体。

在一实施例中，所述的晶圆键合堆叠芯片的封装结构，还包括：重布线层，形成于所述芯片键合体一侧，通过导电通孔实现与所述芯片键合体的电连接。

在一实施例中，所述的晶圆键合堆叠芯片的封装结构，还包括：多个凸点，设置于所述重布线层的多个焊盘上。

在一实施例中，所述导电通孔内填充导电胶或导电金属。

第二方面，本发明实施例提供一种圆级芯片封装结构的制备方法，包括如下步骤：将预设数量晶圆级芯片通过键合层进行键合，形成芯片键合体；将所述芯片键合体进行切割，形成多个单颗模块；将所述多个单颗模块进行封装，形成重组晶圆；在位于键合层的晶圆级芯片功能引出端子的相应位置形成导电通孔。

在一实施例中，所述将预设数量晶圆级芯片通过键合层进行键合的步骤之前，还包括：将晶圆级芯片键合面的相对面进行减薄处理。

在一实施例中，所述在位于键合层的晶圆级芯片功能引出端子的相应位置形成导电通孔的步骤之后，还包括：在通孔中填充导电介质，并将导电介质进行电镀互连，形成重布线层。

在一实施例中，所述在通孔中填充导电介质，并将导电介质进行电镀互连，形成重布线层的步骤之后，还包括：在重布线层进行凸点制备。

在一实施例中，所述在重布线层进行凸点制备的步骤之后，还包括：对重组晶圆进行切割，形成单颗晶圆级芯片结构。

1、本发明提供的晶圆键合堆叠芯片的封装结构，包括，芯片键合体，其包括堆叠设置的多个单体晶圆级芯片，单体晶圆级芯片之间通过键合层键合；导电通孔，与各个单体芯片的功能引出端子连通，本发明实施例提供的封装结构由晶圆键合形成的堆叠芯片通过侧壁信号互连，封装体积小。

2、本发明提供的晶圆键合堆叠芯片的封装结构的制备方法，将预设数量晶圆级芯片通过键合层进行键合，形成芯片键合体；将芯片键合体进行切割，形成多个单颗模块；将多个单颗模块进行封装，形成重组晶圆；在位于键合层的晶圆级芯片功能引出端子的相应位置形成导电通孔，本发明实施例提供的制备方法无需TSV工艺，避免了由于对芯片直接或间接制作通孔导致的芯片内应力及损伤问题，制程过程简单，产能高。

附图说明