[发明专利]一种控制电路

权利要求书

1.一种控制电路，其特征在于，用于对处理器的主时钟源的异常情形进行控制，包括：采样单元和控制单元；

所述采样单元连接于所述主时钟源，用于根据所述主时钟源输出的时钟信号设定采样周期，并根据所述采样周期对一组样本信号进行采样，其中，所述一组样本信号包括：针对同一设定信号基于不同延迟时间得到的多个延迟信号，并且，所述不同延迟时间中的最大值小于或等于所述采样周期，所述设定信号为周期变化的跳变信号；

所述控制单元连接于所述采样单元，用于根据所述采样单元的采样结果生成控制信号，并将所述控制信号传输至所述处理器，以便所述处理器根据所述控制信号对所述主时钟源的异常情形进行控制，其中，在所述采样单元的采样结果不完全相同的情形下，所述控制信号为第一电平，在所述采样单元的采样结果完全相同的情形下，所述控制信号为第二电平；

所述控制单元包括多个异或门和或门组；

所述多个异或门的第一输入端均连接多个触发器中同一个触发器的输出端，所述多个异或门的第二输入端分别连接一个其他触发器的输出端，其中，不同异或门的第二输入端连接于不同的触发器；

所述或门组的输入端连接所述多个异或门的输出端，并且用于根据所述多个异或门的输出信号生成控制信号，并将所述控制信号传输至所述处理器，以便所述处理器根据所述控制信号对所述主时钟源的异常情形进行控制；

所述多个异或门的第一输入端均与将延迟时间最短的样本信号作为输入信号的触发器相连。

2.根据权利要求1所述的控制电路，其特征在于，所述采样单元包括：所述多个延迟单元和多个触发器；

所述多个延迟单元中存在一个或多个作为初始信号输入端的延迟单元，每个所述作为初始信号输入端的延迟单元分别用于接收所述设定信号且串联N个延迟单元，其中，N为自然数；

所述多个延迟单元中存在多个作为所述样本信号的输出端的延迟单元，且不同延迟单元所输出延迟时间不同的样本信号；

每个所述触发器的样本输入端与一个作为所述样本信号的输出端的延迟单元相连，其中，不同触发器连接于不同的延迟单元，并且，每个所述触发器的时钟输入端均连接于所述主时钟源，用于根据所述时钟源输出的时钟信号设定采样周期，根据所述采样周期对从延迟单元接收的信号进行采样。

3.根据权利要求2所述的控制电路，其特征在于，所述多个延迟单元中，作为初始信号输入端的延迟单元的数量为1个。

4.根据权利要求3所述的控制电路，其特征在于，所述延迟单元的数量与所述触发器的数量相同。

5.根据权利要求2所述的控制电路，其特征在于，在多个触发器中，一个触发器的输出端串联一个反相器后与作为初始信号输入端的延迟单元相连。

6.根据权利要求5所述的控制电路，其特征在于，在多个触发器中，将延迟时间最短的样本信号作为输入信号的触发器与反相器串联。

7.根据权利要求1所述的控制电路，其特征在于，所述控制电路还包括时钟选择单元和备用时钟源，所述时钟选择单元连接所述控制单元的输出端，用于根据所述控制单元输出的控制信号将所述备用时钟源切换为所述处理器的主时钟源。