[发明专利]一种控制电路

说明书

本发明涉及一种控制电路，包括：采样单元和控制单元；采样单元连接于主时钟源，用于根据主时钟源输出的时钟信号设定采样周期，并根据采样周期对一组样本信号进行采样，控制单元连接于采样单元，用于根据采样单元的采样结果生成控制信号，并将控制信号传输至处理器，以便处理器根据控制信号对主时钟源的异常情形进行控制。本发明通过将处理器的主时钟源作为控制电路的采样时钟，根据该采样时钟对样本信号采样，并根据样本结果输出控制信号至处理器，由处理器根据控制信号对主时钟源的异常情形进行处理，从而实现了对主时钟源的实时控制。

技术领域

本发明涉及电路领域，尤其涉及一种控制电路。

背景技术

目前，工业控制类MCU((Microcontroller Unit，微控制单元)普遍会带有控制电路，控制电路的作用是检测MCU的时钟的异常情况，如毛刺、周期无规律等，控制电路检测到时钟异常后，对正在运行的MCU进行提醒，以便MCU做出相应措施，从而提高MCU芯片在各种电气环境相对恶劣的应用场景下的可靠性，能够有效避免因MCU时钟的异常导致的MCU应用系统的异常不可控性。

现有技术中的控制电路，需要两个计数器，一个计数器以基准时钟做时钟源，另一个计数器以被检测的MCU的时钟做时钟源，当一定时间内两个计数器的计数值相差超出预设阈值时，则判断为异常。

因为两个计数器需要计数到一段时间才进行一次比较，有一段时间的滞后性，对于工控类实时性要求比较高的应用场景，不能做到对时钟源的实时控制。

发明内容

为了解决上述技术问题或者至少部分地解决上述技术问题，本发明提供了一种控制电路。

本发明提供了一种控制电路，用于对处理器的主时钟源的异常情形进行控制，包括：采样单元和控制单元；

所述采样单元连接于所述主时钟源，用于根据所述主时钟源输出的时钟信号设定采样周期，并根据所述采样周期对一组样本信号进行采样，其中，所述一组样本信号包括：针对同一设定信号基于不同延迟时间得到的多个延迟信号，并且，所述不同延迟时间中的最大值小于或等于所述采样周期，所述设定信号为周期变化的跳变信号；

所述控制单元连接于所述采样单元，用于根据所述采样单元的采样结果生成控制信号，并将所述控制信号传输至所述处理器，以便所述处理器根据所述控制信号对所述主时钟源的异常情形进行控制，其中，在所述采样单元的采样结果不完全相同的情形下，所述控制信号为第一电平，在所述采样单元的采样结果完全相同的情形下，所述控制信号为第二电平。

可选地，所述采样单元包括：所述多个延迟单元和多个触发器；

所述多个延迟单元中存在一个或多个作为初始信号输入端的延迟单元，每个所述作为初始信号输入端的延迟单元分别用于接收所述设定信号且串联N个延迟单元，其中，N为自然数；

所述多个延迟单元中存在多个作为所述样本信号的输出端的延迟单元，且不同延迟单元所输出延迟时间不同的样本信号；

每个所述触发器的样本输入端与一个作为所述样本信号的输出端的延迟单元相连，其中，不同触发器连接于不同的延迟单元，并且，每个所述触发器的时钟输入端均连接于所述主时钟源，用于根据所述时钟源输出的时钟信号设定采样周期，根据所述采样周期对从延迟单元接收的信号进行采样。

可选地，所述多个延迟单元中，作为初始信号输入端的延迟单元的数量为1个。

可选地，所述延迟单元的数量与所述触发器的数量相同。

可选地，在多个触发器中，一个触发器的输出端串联一个反相器后与作为初始信号输入端的延迟单元相连。

可选地，在多个触发器中，将延迟时间最短的样本信号作为输入信号的触发器与反相器串联。

可选地，所述控制单元包括多个异或门和或门组，