[发明专利]一种用于5G通讯中的静电保护电路

说明书

本发明公开了一种用于5G通讯中的静电保护电路，包括：一检测电路，一缓存电路，一泄放电路。所述缓存电路，由三个反相器、两个NMOS管、两个PMOS管、一个电阻和一个电容组成。在芯片正常工作的时候，静电保护电路不工作，当发生静电事件时，本发明能产生更长的时间来给泄流管泄放静电产生的电流，从而使得芯片能有更好的抗静电性能。

技术领域

本发明涉及静电保护领域，特别是涉及一种电源钳位静电保护电路。

背景技术

近些年随着集成电路工艺的快速发展，MOS管的线宽越来越窄，结深越来越浅，栅氧层的厚度也越来越薄，这些都加速了电路设计对静电保护（ESD，Electro-Staticdischarge）的需求。当线宽为1µm时，ESD事件对电路的影响很小，当进入0.18µm、0.13µm时代，尤其是90纳米以下时代，ESD成为了刻不容缓的问题，现在通讯以及进入5G时代，就更加要提高防静电的等级，从而进一步提高芯片的可靠性。

通用的ESD分为HBM（Human body model 人体模式）模式，MM（machine model机器模式）模式和CDM（Charged device model 带电模式）模式。HBM和MM模式是外部对芯片进行放电，仅仅依靠输入输出端口的ESD保护电路是远远不够的，还需要在电源和地之间加ESD保护电路（电源钳位ESD电路），从而能够更加快速的泄放电流，以保证整个芯片的ESD性能。

参见图1所示，现有的电源钳位ESD电路包括检测电路，缓冲电路和泄放电路。

检测电路由电阻R1和电容C1组成，其RC延时时间决定着泄放电流的时间，延时时间越大，泄放电流时间也就越多。该检测电路用于检测ESD脉冲，正确区分ESD脉冲和正常的电源上电脉冲。当电源正常上电时，检测电路要保证电源钳位ESD电路不开启，当发生ESD事件时，检测电路要能够迅速检测到ESD脉冲，并引导电源钳位ESD电路工作，从而泄放电流，保护芯片内部电路。

缓冲电路，由三个串联连接的反相器INV1～INV3组成，用于放大检测电路的输出，给泄放电路提供驱动能力，从而驱动泄放管工作。

泄放电路，由NMOS晶体管M1组成，用于泄放ESD电流的，当发生ESD事件时，泄放电路能正常打开泄放ESD电流；当电路正常工作时，泄放电路是关闭的。由于发生ESD事件时，电流都是安培量级的，泄放电路的NMOS晶体管尺寸都较大。

电源正常上电的时间一般为1ms左右，而发生ESD事件的时间为几十纳秒级别。检测电路不仅要正确区分ESD脉冲和正常的电源上电脉冲，还要尽量增加延时时间，从而增加泄放ESD电流的时间。图1中的检测电路用RC电路进行延时设计，如果RC时间较长，泄放电流效果会更好。

但是对于快速上电的芯片，就会导致误触发，误把快速的电源上电当成ESD事件，从而影响芯片正常工作。如果采用图1的电路图，那么RC时间常数就不能设计很长，否则就影响芯片的上电。但如果RC时间尝试不够长，又可能会影响芯片的ESD性能。

发明内容

本发明要解决的技术问题是提供一种静电保护电路，在芯片快速上电时，要保证ESD电路处于关闭状态，不会误触发ESD电路工作，当发生ESD事件时，又要尽可能的多泄放ESD电流。

为解决上述技术问题，本发明的一种静电保护电路，包括：

一检测电路，由第一电阻R1和第一电容C1组成；一缓存电路，由第一反相器INV1，第二反相器INV2，第三反相器INV3，第二电阻R2，第二电容C2，第一NMOS晶体管NM1，第二NMOS晶体管NM2，第一PMOS晶体管PM1和第二PMOS晶体管PM2组成；一泄放电路，由第三NMOS晶体管NM3组成。