[发明专利]半导体装置及半导体装置的制造方法有效
申请号: | 201910670492.8 | 申请日: | 2019-07-24 |
公开(公告)号: | CN111146205B | 公开(公告)日: | 2023-09-15 |
发明(设计)人: | 郑如真 | 申请(专利权)人: | 爱思开海力士有限公司 |
主分类号: | H10B43/30 | 分类号: | H10B43/30;H10B43/20 |
代理公司: | 北京三友知识产权代理有限公司 11127 | 代理人: | 刘久亮;黄纶伟 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 装置 制造 方法 | ||
半导体装置及半导体装置的制造方法。一种制造半导体装置的方法包括通过穿过层叠结构的狭缝和至少一个开口用导电图案替换牺牲层。该层叠结构包括层间绝缘层和牺牲层。层间绝缘层和牺牲层包围支撑件并且彼此交替地层叠。
技术领域
各种实施方式总体上涉及半导体装置及制造半导体装置的方法,更具体地,涉及一种三维半导体装置及制造该三维半导体装置的方法。
背景技术
半导体装置可以包括存储器单元阵列,存储器单元阵列包括多个存储器单元。存储器单元阵列可以包括以各种结构布置的存储器单元。为了提高半导体装置的集成密度,已经提出了三维半导体装置。三维半导体装置包括彼此间隔开地层叠的电极图案。三维半导体装置的电极图案的电阻可由于各种原因而增加。当电极图案的电阻过度增加时,会发生半导体装置中的缺陷。
发明内容
根据一个实施方式,一种半导体装置可以包括:层叠结构,其包括彼此交替层叠的层间绝缘层和电极图案;以及支撑件,其穿过所述层叠结构。每个电极图案可以包括被支撑件贯穿的第一导电图案、沿着层叠结构的侧部延伸的至少一个第二导电图案以及设置在第一导电图案和支撑件之间的至少一个第三导电图案。第一导电图案可以包含第一导电材料,并且第二导电材料和第三导电图案中的每一个可以包含电阻比第一导电材料的电阻低的第二导电材料。
根据一个实施方式,一种半导体装置可以包括:层间绝缘层,其彼此间隔开地层叠;支撑件,其穿过层间绝缘层;至少一个开口,其穿过层间绝缘层以使支撑件的侧壁暴露;以及电极图案,其填充设置在狭缝之间的层间绝缘层之间的空间。
根据一个实施方式,一种制造半导体装置的方法可以包括以下步骤:形成包括层间绝缘层和牺牲层的层叠结构,所述层间绝缘层和所述牺牲层包围支撑件并且彼此交替地层叠;形成穿过层叠结构的狭缝,其中,支撑件被设置在狭缝之间;形成穿过层叠结构的第一开口,其中,第一开口使支撑件的侧部敞开;通过经由狭缝和第一开口去除牺牲层来形成第二开口;以及经由狭缝和第一开口在第二开口中的每一个中形成电极图案。
附图说明
图1A和图1B是例示根据实施方式的半导体装置的示意性框图;
图2是例示外围电路结构的示意性截面图;
图3A至图3E是例示根据实施方式的半导体装置的示意性立体图;
图4是图3C中所示的区域X的放大图;
图5A和图5B是例示根据实施方式的电极图案和支撑件的平面图;
图6A至图6E是例示根据实施方式的半导体装置的截面图;
图7A、图7B、图8A、图8B、图9A、图9B、图10A至图10C以及图11A至图11C是例示根据一个实施方式的半导体装置的制造方法的图;
图12是例示根据一个实施方式的存储器系统的配置的框图;以及
图13是例示根据一个实施方式的计算系统的配置的框图。
具体实施方式
本公开的技术精神可以包括可应用各种变型和修改并且包括各种形式的实施方式的示例。在下文中,将描述本公开的实施方式,以便本公开所属领域的技术人员能够容易地实现本公开的技术精神。
虽然可使用诸如“第一”和“第二”之类的术语来描述各种组件,但是这些组件不应被理解为受上述术语限制。以上术语用于将一个组件与另一组件区分开,例如,在不脱离根据本公开的概念的范围的情况下,第一组件可以被称为第二组件,并且类似地,第二组件可以被称为第一组件。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910670492.8/2.html,转载请声明来源钻瓜专利网。