[发明专利]半导体装置及其制造方法有效
申请号: | 201910670593.5 | 申请日: | 2019-07-24 |
公开(公告)号: | CN111599919B | 公开(公告)日: | 2023-08-29 |
发明(设计)人: | 金有珍;吉德信;安致鸿 | 申请(专利权)人: | 爱思开海力士有限公司 |
主分类号: | H10N97/00 | 分类号: | H10N97/00 |
代理公司: | 北京弘权知识产权代理有限公司 11363 | 代理人: | 郭放;许伟群 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 装置 及其 制造 方法 | ||
本技术涉及具有氧化抑制层的电容器及其制造方法,本技术的电容器可包括:基板上的存储节点接触插塞;上述存储节点接触插塞上的下部电极;上述下部电极上的电介质层;上述电介质层上的上部电极;上述下部电极与上述电介质层之间的第一界面层;以及上述存储节点接触插塞与上述下部电极之间的第二界面层。
技术领域
本发明涉及半导体装置,详细地,涉及具有氧化抑制物质的半导体装置及其制造方法。
背景技术
半导体装置的电容器(capacitor)可包括下部电极、电介质层以及上部电极。电介质层的厚度随着半导体装置的集成率的增加而减少。若电介质层的厚度减少,则泄漏电流(leakage current)可增加。若为了减少泄漏电流而增加电介质层的厚度,则等效氧化层厚度(Equivalent Oxide Thickness;EOT)会增加。
发明内容
本发明的实施例提供可防止下部电极的氧化的半导体装置及其制造方法。
本发明实施例的电容器可包括:基板上的存储节点接触插塞;上述存储节点接触插塞上的下部电极;上述下部电极上的电介质层;上述电介质层上的上部电极;上述下部电极与电介质层之间的第一界面层;以及上述存储节点接触插塞与下部电极之间的第二界面层。
本发明实施例的电容器制造方法可包括:在形成有存储节点接触结构件的下部结构件上形成模具结构件的步骤;对上述模具结构件进行蚀刻来形成使上述存储节点接触结构件露出的开口的步骤;在形成有上述开口的模具结构件上形成氧化抑制物质的步骤;在上述氧化抑制物质上形成填充上述开口的下部电极的步骤;选择性地去除上述氧化抑制物质而形成包围上述下部电极的初始界面层的步骤;去除上述模具结构件而使上述初始界面层露出的步骤;为了使形成于上述下部电极的侧壁的初始界面层转化为绝缘性界面层而在上述初始界面层上形成电介质层的步骤;以及在上述电介质层上形成上部电极的步骤。
在本技术中,在形成下部电极及电介质层之前形成氧化抑制物质,从而可防止在形成电介质层的过程中下部电极被氧化的情况。
在本技术中,绝缘性界面层具有高介电常数及高带隙,因此,可增加电容器的电容。
附图说明
图1为示出一实施例的电容器的图。
图2A及图2B为示出另一实施例的半导体装置的图。
图3A至图3J为用于说明一实施例的半导体装置的制造方法的一例的图。
图4A至图4D为用于说明另一实施例的半导体装置的制造方法的一例的图。
(附图标记的说明)
201:下部结构件 300:电容器结构件
310:下部电极 311:第一支撑件
312:第二支撑件 320:电介质层
330:上部电极 340:界面层
341:导电性界面层
具体实施方式
参照作为本发明的理想简图的剖视图、俯视图及框图对在本说明书中记载的实施例进行说明。因此,示例图的形态可根据制造技术和/或允许的误差等而变形。因此,本发明的实施例并不局限于所示的特定形态,而是还包括根据制造工艺生成的形态的变化。因此,示出在附图中的区域具有简要属性,示出在附图中的区域的形状用于示出元件的区域的特定形态,并不是用于限定发明的范围。
图1为示出一实施例的电容器的图。
参照图1,电容器100可包括下部电极101、电介质层102以及上部电极103。电容器100还可包括下部电极101与电介质层102之间的界面层104。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910670593.5/2.html,转载请声明来源钻瓜专利网。
- 上一篇:基板处理装置
- 下一篇:构件残余应力梯度无损检测装置