[发明专利]消除天线效应的方法

说明书

本发明公开了一种消除天线效应的方法，该消除天线效应的方法用于解决特定版图结构所引起的天线效应，所述特定版图结构由MOM电容和MOS管叠加而成，一个所述MOM电容与多个所述MOS管组成一个电容单元，所述MOM电容的正极与所述MOS管的栅极相连，并连接电源；所述MOM电容的负极与所述MOS管的源极以及漏极均相连，并与P型衬底相接触，所述消除天线效应的方法包括：获取天线效应安全范围内的所述电容单元的个数临界值N；将N个所述电容单元组成的阵列中的其中一个MOS管替换为反接的二极管。该消除天线效应的方法能够以最小的面积消耗为代价消除晶体管和金属电容叠加结构的芯片的天线效应。

技术领域

本发明是关于芯片设计领域，特别是关于一种消除天线效应的方法。

背景技术

在深亚微米集成电路加工工艺中，经常使用一种基于等离子技术的离子刻蚀工艺。此种技术能够适应随着集成电路尺寸不断缩小，掩模刻蚀分辨率不断提高的要求。但在蚀刻过程中，会产生游离电荷，当刻蚀导体(金属或多晶硅)的时候，裸露的导体表面就会收集游离电荷。所积累的电荷多少与其暴露在等离子束下的导体面积成正比。如果积累了电荷的导体直接连接到器件的栅极上，就会在多晶硅栅下的薄氧化层形成F-N隧穿电流泄放电荷，当积累的电荷超过一定数量时，这种F-N隧穿电流会损伤栅氧化层，从而使器件甚至整个芯片的可靠性和寿命严重的降低，这样现象称之为天线效应。

据此，芯片设计及制程均积累了消除天线效应的方法和措施：首先针对每种工艺节点会有专门的设计规则检查(DRC)，在芯片制造前来提示天线效应的风险；其次，对于DRC提示的天线效应的风险，目前通过在栅极附近的金属线上添加反向二极管来泄放累积电荷，或者通过将较长的金属线打断，跳到上层金属线连接来减少累计电荷。

发明在实现本发明的过程中发现，在现有深亚微米工艺制程的芯片版图设计中，有一种特殊的版图结构，一般用于芯片顶层电源和地之间的滤波电容，是由晶体管和金属电容叠加连接而成。这种版图结构相比单一类型电容可以大大节省芯片面积，增大电容的单位容值。在采用此种类型电容的芯片顶层版图进行DRC检查时，并不会提示天线效应的风险。但在后期的芯片成品测试中，会出现5％-10％比例的芯片在此种电容区域发生天线效应的栅极击穿，造成芯片失效。由于滤波电容会通过高层金属的电源和地线远端连接到含有反向二极管的器件上，所以DRC并不能检查出天线效应的问题。但是芯片失效分析表明，大面积叠加电容的采用使得相关区域低层金属上的电荷积累迅速上升，而无法通过远端的二极管及时泄放，因此会出现一定比例的失效。

之前工艺厂针对此种情况的对策是收紧DRC中关于天线效应检查的标准，以求报告出更全面的天线风险，但同时又会出现很多无关的风险提示，如果按照此标准进行版图修改，势必会造成严重的资源浪费。而版图上的解决办法是通过在每个电容单元上围绕一圈N阱接触并连接电源，相当于在栅极附近接入了反向二极管，虽然解决了天线效应的问题，但是在同等面积下缩小了滤波电容值，其实也是一种变相的面积浪费。

公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

发明内容

本发明的目的在于提供一种消除天线效应的方法，其能够以最小的面积消耗为代价消除晶体管和金属电容叠加结构的芯片的天线效应。

为实现上述目的，本发明提供了一种消除天线效应的方法，该消除天线效应的方法用于解决特定版图结构所引起的天线效应，所述特定版图结构由MOM电容和MOS管叠加而成，一个所述MOM电容与多个所述MOS管组成一个电容单元，所述MOM电容的正极与所述MOS管的栅极相连，并连接电源；所述MOM电容的负极与所述MOS管的源极以及漏极均相连，并与P型衬底相接触，所述消除天线效应的方法包括：获取天线效应安全范围内的所述电容单元的个数临界值N；将N个所述电容单元组成的阵列中的其中一个MOS管替换为反接的二极管。