[发明专利]产生命令脉冲的方法和被配置为执行该方法的半导体器件

权利要求书

1.一种半导体器件，包括：

第一命令脉冲发生电路，其被配置为基于第一阻止信号来从内部命令地址产生第一命令脉冲；以及

第二命令脉冲发生电路，其被配置为基于第二阻止信号来从所述内部命令地址产生第二命令脉冲，

第一阻止信号发生电路，其被配置为基于第一锁存命令地址和所述第一阻止信号来产生所述第二阻止信号，所述第一阻止信号是从第二阻止信号发生电路输出的，

其中，当从在时钟的至少N个周期的时段期间输入的命令来产生所述第一命令脉冲和所述第二命令脉冲时，所述第一阻止信号或所述第二阻止信号被激活，以及

其中，N是整数。

2.根据权利要求1所述的半导体器件，其中，当从在所述时钟的一个周期的时段期间输入的命令来产生所述第一命令脉冲和所述第二命令脉冲时，所述第一阻止信号和所述第二阻止信号被去激活。

3.根据权利要求1所述的半导体器件，其中，当从在所述时钟的至少N个周期的时段期间输入的命令来产生所述第一命令脉冲时，所述第二阻止信号被激活并且所述第二命令脉冲的产生被阻止，并且N被设置为等于或大于2的自然数。

4.根据权利要求1所述的半导体器件，其中，当从在所述时钟的至少N个周期的时段期间输入的命令来产生所述第二命令脉冲时，所述第一阻止信号被激活并且所述第一命令脉冲的产生被阻止。

5.根据权利要求1所述的半导体器件，其中，所述第一命令脉冲发生电路包括：

命令解码器，其被配置为基于所述第一阻止信号，通过对第一锁存命令地址进行解码来产生预命令脉冲；以及

命令脉冲输出电路，其被配置为同步于第一锁存时钟来锁存所述预命令脉冲，并且产生被锁存的预命令脉冲作为所述第一命令脉冲。

6.根据权利要求5所述的半导体器件，其中，所述第一锁存命令地址是通过同步于第一内部时钟来锁存所述内部命令地址而产生的。

7.根据权利要求6所述的半导体器件，其中，所述第一内部时钟是通过将所述时钟分频而产生的，并且所述第一锁存时钟是通过将所述第一内部时钟延迟而产生的。

8.根据权利要求1所述的半导体器件，其中，当在所述第一阻止信号被去激活的状态下所述第一锁存命令地址为预设的逻辑电平时，所述第一阻止信号发生电路产生被激活的第二阻止信号。

9.根据权利要求1所述的半导体器件，其中，所述第一阻止信号发生电路包括：

预阻止信号发生电路，其被配置为基于所述第一锁存命令地址和所述第一阻止信号来产生第一预阻止信号；以及

阻止信号输出电路，其被配置为同步于通过将第一内部时钟延迟而产生的第一延迟时钟来锁存所述第一预阻止信号，并且输出被锁存的第一预阻止信号作为所述第二阻止信号。

10.根据权利要求1所述的半导体器件，还包括：

所述第二阻止信号发生电路，其被配置为基于第二锁存命令地址和所述第二阻止信号来产生所述第一阻止信号。

11.根据权利要求1所述的半导体器件，其中，所述第一阻止信号或所述第二阻止信号的仅一个被激活。

12.一种半导体器件，包括：

第一阻止信号发生电路，其被配置为基于第一锁存命令地址和第一阻止信号来产生第二阻止信号，所述第一阻止信号是从第二阻止信号发生电路输出的；以及

第一命令脉冲发生电路，其被配置为基于所述第一阻止信号来从内部命令地址产生第一命令脉冲，

其中，当从在时钟的至少N个周期的时段期间输入的命令来产生所述第一命令脉冲时，所述第二阻止信号被激活，以及

其中，N被设置为等于或大于2的自然数。