[发明专利]一种基于SiP技术多处理器信息处理电路在审
| 申请号： | 201910675518.8 | 申请日： | 2019-07-25 |
| 公开（公告）号： | CN110543444A | 公开（公告）日： | 2019-12-06 |
| 发明（设计）人： | 林益锋;何浩;杨健;张晓澈;阮忠园;蒋凯 | 申请（专利权）人： | 上海航天控制技术研究所 |
| 主分类号： | G06F15/80 | 分类号： | G06F15/80 |
| 代理公司： | 31107 上海航天局专利中心 | 代理人： | 圣冬冬<国际申请>=<国际公布>=<进入 |
| 地址： | 201109 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 外扩存储器 裸芯 信息处理电路 并行处理器 分布式运算 堆叠方式 堆叠集成 多处理器 灵活调整 配置芯片 硬件成本 用户接口 单芯片 例化 软核 电路 互联 | ||
1.一种基于SiP技术多处理器信息处理电路，其特征在于：采用裸芯堆叠方式将DSP及其外扩存储器、FPGA集成在一块单芯片中；用户接口IP将DSP总线与FPGA内的Microblaze互联，通过多组例化实现分布式运算；DSP通过EMIF与外扩存储器SRAM和FLASH连接；FPGA芯片连接一片配置芯片；DSP与FPGA通过同一EMIF连接。
2.根据权利要求1所述的基于SiP技术多处理器信息处理电路，其特征在于：采用两片256M×16b SRAM并联实现并行32b存储，使用DSP的外部片选信号TCE0nA。
3.根据权利要求2所述的基于SiP技术多处理器信息处理电路，其特征在于：采用一片1M×16b FLASH实现并行16b存储，使用DSP的外部片选信号TCE1nA。
4.根据权利要求3所述的基于SiP技术多处理器信息处理电路，其特征在于：采用一片FPGA使用DSP的外部片选信号TCE2nA和TCE3nA；EMIF采用异步读写模式；一片PROM配置芯片设置成并行数据加载模式。
5.根据权利要求4所述，基于SiP技术多处理器信息处理电路，其特征在于：用户接口IP连接DSP的EMIF及Microblaze的PLB总线，包含数据缓存区用于DSP和Microblaze的数据交换。
6.根据权利要求4所述，基于SiP技术多处理器信息处理电路，其特征在于：可例化单个或多个Microblaze软核，每个软核配一个用户接口IP；每个软核分别接收DSP的相同或不同数据，并由相同或不同的内置程序进行数据运算，将结果反馈回DSP，以实现并行的分布式数据运算。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海航天控制技术研究所，未经上海航天控制技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201910675518.8/1.html，转载请声明来源钻瓜专利网。
