[发明专利]一种三维存储器与形成三维存储器的方法

说明书

本发明提供一种形成三维存储器的方法，包括：提供半导体结构，所述半导体结构包括衬底、位于所述衬底上的堆叠层以及穿过所述堆叠层的沟道结构；形成垂直穿过所述堆叠层而到达所述衬底的栅线隙、覆盖所述栅线隙的粘连层，所述栅线隙包括多个通过介质层隔开的栅线槽；在所述栅线槽中形成隔离所述栅线隙与所述沟道结构的阻挡层；去除暴露出来的粘连层和至少部分介质层，从而形成高速通道区；形成填充所述高速通道区的字线高速通道和电性连接各字线高速通道的通道连接结构。

技术领域

本发明主要涉及三维存储器制造领域，尤其涉及一种三维存储器与形成三维存储器的方法。

背景技术

为了克服二维存储器件的限制，业界已经研发并大规模量产了具有三维(3D)结构的存储器件，其通过将存储器单元三维地布置在衬底之上来提高集成密度。

3D NAND存储器通常包括存储器单元阵列，其中包括多个存储器单元，各个存储单元中可以存储一个或多个比特的数据。存储器单元阵列可以经过多条字线(Word Line，WL)连接至地址解码器，并经过多条位线(BL，Bit Line)连接至读/写电路。地址解码器根据接收到的行地址，从字线中选择对应的字线；读/写电路根据解码的列地址选择位线；从而可以确定需要进行读/写的存储单元。其中，字线中的电流传导主要由存储单元中靠外的沟道结构与栅线隙(Gate Line Slit，GLS)之间的高速通道决定。高速通道的电阻对整体的字线的电阻影响很大。

发明内容

本发明要解决的技术问题是提供一种三维存储器与形成三维存储器的方法，以降低字线高速通道的电阻，提升三维存储器的地址解码速度。

为解决上述技术问题，本发明提供了一种形成三维存储器的方法，包括：提供半导体结构，所述半导体结构包括衬底、位于所述衬底上的堆叠层以及穿过所述堆叠层的沟道结构；形成垂直穿过所述堆叠层而到达所述衬底的栅线隙、覆盖所述栅线隙的粘连层，所述栅线隙包括多个通过介质层隔开的栅线槽；在所述栅线槽中形成隔离所述栅线隙与所述沟道结构的阻挡层；去除暴露出来的粘连层和至少部分介质层，从而形成高速通道区；形成填充所述高速通道区的字线高速通道和电性连接各字线高速通道的通道连接结构。

在本发明的一实施例中，填充所述高速通道区的所述字线高速通道的第一端具有第一高度，在与所述第一端相对的第二端具有第二高度，所述第一高度小于所述第二高度，其中所述第一端相对于所述第二端靠近所述沟道结构。

在本发明的一实施例中，填充所述高速通道区的所述字线高速通道的高度沿所述第一端向所述第二端连续增加。

在本发明的一实施例中，相邻所述字线高速通道相接触。

在本发明的一实施例中，所述字线高速通道占所述栅线槽深度的1/2-2/3。

在本发明的一实施例中，所述字线高速通道占所述栅线槽深度的1/2。

在本发明的一实施例中，还包括：在所述衬底中形成接触区，所述字线高速通道与所述接触区电性连接。

本发明还提供一种三维存储器，包括：衬底、位于所述衬底上的堆叠层以及穿过所述堆叠层的沟道结构；垂直穿过所述堆叠层而到达所述衬底的栅线隙，所述栅线隙包括多个通过介质层隔开的栅线槽；位于所述栅线槽中的阻挡层和字线高速通道，所述阻挡层将所述字线高速通道与所述沟道结构隔开；其中，所述阻挡层与所述介质层之间还包括粘连层，所述字线高速通道与所述介质层接触；通道连接结构，电性连接各所述字线高速通道。

在本发明的一实施例中，所述字线高速通道的第一端具有第一高度，在与所述第一端相对的第二端具有第二高度，所述第一高度小于所述第二高度，其中所述第一端相对于所述第二端靠近所述沟道结构。

在本发明的一实施例中，所述字线高速通道的高度沿所述第一端向所述第二端连续增加。

在本发明的一实施例中，相邻所述字线高速通道相接触。