[发明专利]半导体存储装置

说明书

本发明的实施方式提供一种选择栅极线与接点之间的连接良好的半导体存储装置。本发明的一实施方式的半导体存储装置具备：多个第1导电体层，在第1方向上积层；第1半导体层，在所述多个第1导电体层内沿所述第1方向延伸；第1电荷累积层，设置在所述多个第1导电体层与所述第1半导体层之间；多个第2导电体层，在所述多个第1导电体层的上方沿所述第1方向积层；以及第3导电体层，从所述多个第2导电体层之中最下层的上表面起，在所述多个第2导电体层之中除所述最下层以外的1个或多个层内沿所述第1方向延伸，且与所述多个第2导电体各自的上表面相接。

[相关申请案]

本申请案享有以日本专利申请案2019-53449号(申请日：2019年3月20日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。

技术领域

实施方式涉及一种半导体存储装置。

背景技术

作为能够非易失地存储数据的半导体存储装置，已知有NAND(Not AND，与非)闪存。在像该NAND闪存那样的半导体存储装置中，为了实现高集成化、大容量化，而逐渐采用三维存储器构造。已知一种用来将与该三维存储器构造内的积层配线层连接的接点引出的构造。

发明内容

实施方式提供一种选择栅极线与接点之间的连接良好的半导体存储装置。

一实施方式的半导体存储装置具备：多个第1导电体层，在第1方向上积层；第1半导体层，在所述多个第1导电体层内沿所述第1方向延伸；第1电荷累积层，设置在所述多个第1导电体层与所述第1半导体层之间；多个第2导电体层，在所述多个第1导电体层的上方沿所述第1方向积层；以及第3导电体层，从所述多个第2导电体层之中最下层的上表面起，在所述多个第2导电体层之中除所述最下层以外的1个或多个层内沿所述第1方向延伸，且与所述多个第2导电体各自的上表面相接。

较理想的是，沿着所述多个第2导电体层中的沿所述第1方向相邻的2个之中上方的下表面的所述第3导电体层的第1截面与所述相邻的2个之中下方的下表面上的所述第3导电体层的第2截面相似。

较理想的是，所述第1截面的直径与所述第2截面的直径的差对应于所述相邻的2个第2导电体层的沿着与所述第1方向交叉的第2方向的长度的差。

较理想的是，从所述第1方向观察时，所述第1截面的外缘位于距所述第2截面的外缘大致等间隔之宽度。

较理想的是，所述半导体存储装置还具备第1绝缘体层，且包含第1部分及第2部分，所述第1部分将所述多个第2导电体层分断为沿着与所述第1方向及所述第2方向交叉的第3方向排列的第1区域及第2区域，所述第2部分沿所述第3方向延伸，将所述第1区域分断为沿着所述第2方向排列的第3区域及第4区域。

较理想的是，所述第3导电体层设置在所述多个第2导电体层的所述第3区域或所述第4区域。

另一实施方式的半导体存储装置具备：多个第1导电体层，在第1方向上积层；第1半导体层，在所述多个第1导电体层内沿所述第1方向延伸；第1电荷累积层，设置在所述多个第1导电体层与所述第1半导体层之间；多个第2导电体层，在所述多个第1导电体层之中最上层的上方沿所述第1方向积层；以及第1绝缘体层，包含第1部分及第2部分，所述第1部分沿与所述第1方向交叉的第2方向延伸，将所述多个第2导电体层分断为沿着与所述第1方向及所述第2方向交叉的第3方向排列的第1区域及第2区域，所述第2部分沿所述第3方向延伸，将所述第1区域分断为沿着所述第2方向排列的第3区域及第4区域。

较理想的是，所述半导体存储装置还具备第3导电体层，所述第3导电体层在所述多个第2导电体层的所述第3区域或所述第4区域中，沿所述第1方向延伸，且将所述多个第2导电体层各自相互电连接。