[发明专利]用于改进动态随机存取存储器(DRAM)中组件可靠性的系统和方法

权利要求书

1.一种存储器装置，其包括：

至少一个字线驱动器，其包括第一开关装置和第二开关装置，其中所述字线驱动器经配置以激活电耦合到包含在存储器组中的一或多个存储器单元的字线；以及

存储器组控制器，其可操作地耦合到所述至少一个字线驱动器，其中所述存储器组控制器经配置以：

向所述至少一个字线驱动器提供字线控制信号、字线接通控制信号和字线断开控制信号；以及

调整所述字线控制信号、所述字线接通控制信号和所述字线断开控制信号的定时，其中所述存储器组控制器经配置以通过在时间T1处将所述字线控制信号转变成全字线电源电压，并且接着在时间T1+X处将所述字线控制信号从所述全字线电源电压降低到更低电压，从而来仅在行活动时间tRAS期间调整所述定时，其中X包括时钟周期值、纳秒值，或其组合。

2.根据权利要求1所述的装置，其中X包括0.025到5个时钟周期、0.01到10纳秒，或其组合，以减少或消除时间相关的温度不稳定性TDDB条件。

3.根据权利要求1所述的装置，其中所述存储器组控制器经配置以通过在时间T1处将所述字线控制信号转变成所述全字线电源电压，在时间T1+X处将所述字线控制信号从所述全字线电源电压降低到所述更低电压，并且接着在时间T3-Y处将所述字线控制信号转变成所述全字线电源电压来调整所述定时，其中Y包括第二时钟周期值、第二纳秒值，或其组合。

4.根据权利要求1所述的装置，其中所述存储器组控制器经配置以通过在时间T2处将所述字线接通控制信号转变成全字线接通电压，并且接着在时间T2+W处将所述字线接通控制信号从所述全字线接通电压降低到更低电压来调整所述定时，其中W包括第三时钟周期值、第三纳秒值，或其组合。

5.根据权利要求4所述的装置，其中所述存储器组控制器经配置以通过在所述时间T2处将所述字线接通控制信号转变成所述全字线接通电压，接着在时间T2+W处将所述字线接通控制信号从所述全字线接通电压降低到所述更低电压，并且接着在时间T4-Z处将所述字线接通控制信号转变成所述全字线接通电压来调整所述定时，其中Z包括第四时钟周期值、第四纳秒值，或其组合。

6.根据权利要求1所述的装置，其中所述第一开关装置与所述第二开关装置串联地电耦合。

7.根据权利要求6所述的装置，其中所述第一开关装置、所述第二开关装置或其组合包括N型金属氧化物半导体NMOS装置、互补金属氧化物半导体CMOS装置、金属氧化物半导体场效应晶体管MOSFET装置，或其组合。

8.根据权利要求6所述的装置，其中所述字线控制信号被递送到所述第一开关装置的第一栅极，所述字线接通控制信号被递送到所述第一开关装置的漏极，且所述字线断开控制信号被递送到所述第二开关装置的第二栅极。

9.一种用于操作存储器装置的方法，其包括：

向包含在所述存储器装置的存储器组中的至少一个字线驱动器提供字线控制信号、字线接通控制信号和字线断开控制信号，其中所述至少一个字线驱动器包括第一开关装置和第二开关装置，且其中所述至少一个字线驱动器经配置以激活电耦合到所述存储器组的一或多个存储器单元的字线；以及

调整所述字线控制信号、所述字线接通控制信号和所述字线断开控制信号的定时，其中调整所述定时包括通过在时间T1处将所述字线控制信号转变成全字线电源电压，并且接着在时间T1+X处将所述字线控制信号从所述全字线电源电压降低到更低电压，从而来仅在行活动时间tRAS期间调整所述定时，其中X包括时钟周期值、纳秒值，或其组合。

10.根据权利要求9所述的方法，其中调整所述定时包括在时间T1处将所述字线控制信号转变成所述全字线电源电压，在时间T1+X处将所述字线控制信号从所述全字线电源电压降低到所述更低电压，并且接着在时间T3-Y处将所述字线控制信号转变成所述全字线电源电压，其中Y包括第二时钟周期值、第二纳秒值，或其组合。