[发明专利]具有低凹陷和低侵蚀形貌的钨化学机械平面化(CMP)

说明书

本发明涉及可用于含钨半导体器件的化学机械平坦化(CMP)的组合物、方法和系统。包含双环脒添加剂的CMP浆料提供低凹陷和低侵蚀形貌。

相关申请的交叉引用

本申请要求2018年7月31日提交的美国临时专利申请No.62/712,901和2018年11月27日提交的美国临时专利申请No.62/771,832的权益，其全部内容通过引用并入本文。

背景技术

本发明涉及用于半导体器件，特别是含钨材料的化学机械抛光或平面化(CMP)的浆料(也称为组合物或制剂)、系统和方法。CMP是使用化学品和机械力的组合来使表面平滑或平面化的过程。因此，它是化学蚀刻和研磨抛光的混杂。

集成电路通过使用众所周知的多层互联而进行互联。互联结构一般具有第一金属化层、互联层、第二金属化层及通常第三和后续的金属化层。层间介电材料例如二氧化硅和有时低k材料被用于使硅衬底或孔(well)中的不同金属化层电隔离。不同互联层之间的电连接通过使用金属化通道(vias)和特别是钨通道而实现。美国专利第4,789,648号描述了一种用于制备多个金属化层和绝缘体膜中的金属化通道的方法。以相似的方式，金属接触被用来在互联层和在孔中形成的器件之间形成电连接。金属通道和接触通常用钨填充，并通常采用粘附层(例如氮化钛(TiN)和/或钛)来将金属层(例如钨金属层)粘着于介电材料。

在一种半导体制造方法中，金属化通道或接触通过毯覆式(blanket)钨沉积和随后的CMP步骤形成。在典型的方法中，将通孔经层间介电质(ILD)蚀刻至互联线或半导体衬底。然后，通常在ILD上形成薄粘附层如氮化钛和/或钛，并指引至所蚀刻的通孔中。然后，钨膜毯覆式沉积到粘附层上和通孔中。持续沉积直至通孔被钨填充。最后，通过CMP去除多余的钨以形成金属通道。

在另一种半导体制造方法中，钨因为其优于传统上用作栅电极材料的多晶硅的优异电特性而被用作晶体管中的栅电极材料，如A.Yagishita等，IEEE TRANSACTIONS ONELECTRON DEVICES,Vol.47,No.5，2000年5月所教导的。

在典型的CMP方法中，衬底与旋转抛光垫直接接触。载体对衬底背侧施加压力。在抛光过程期间，垫和台板旋转，同时维持对衬底背部的下向力。常称为抛光“浆料”、抛光“组合物”或抛光“制剂”的磨料和化学反应性溶液在抛光期间沉积在垫上，在该情况下垫相对于晶片的旋转和/或移动将所述浆料带到抛光垫与衬底表面之间的空间中。浆料通过与正在被抛光的膜发生化学反应而开始抛光过程。随着浆料被提供到晶片/垫界面，通过垫相对于衬底的旋转运动促进抛光过程。抛光以这种方式持续直至绝缘体上期望的膜被去除。CMP中钨的去除据信是因为机械磨擦与钨氧化和随后溶解之间的协同作用。

在CMP中，特别是在金属(例如钨)应用中经常遭遇的问题之一是钨线的凹陷和金属线阵列的侵蚀。凹陷和侵蚀是限定抛光晶片的平面度的关键CMP参数，在下文中深入讨论。钨CMP浆料必须配制成使得可以最小化凹陷和侵蚀，从而满足对于功能性器件至关重要的某些设计目标。

对于较宽的线，线的凹陷通常增加。通常，50％图案密度的100微米宽的线的凹陷被认为是用于测量浆料在CMP期间减少凹陷的效力的代表性结构。阵列的侵蚀通常随着图案密度的提高而增加。具有1微米间距的9微米金属阵列(9×1微米阵列，90％图案密度)的侵蚀通常用作测量浆料减少侵蚀的能力的代表性结构。在典型的钨CMP工艺中，期望的是100微米线的钨凹陷小于2000埃，并且9×1微米阵列的侵蚀小于1500埃。

本领域对于可以减少凹陷和侵蚀而同时在抛光中保持期望去除速率的新型CMP浆料，特别是用于抛光钨的浆料，存在未满足的需求。

发明内容