[发明专利]存储元件测试电路及存储元件测试方法

说明书

本发明揭露了存储元件测试电路及存储元件测试方法。存储元件测试电路用来测试一存储元件，包括一储存电路、一比较电路及一控制电路。该储存电路储存一测试数据。该比较电路耦接该储存电路。该控制电路耦接该储存电路、该比较电路及该存储元件，用来执行以下步骤以测试该存储元件：将该测试数据写入该存储元件；控制该存储元件进入一低功耗模式；控制该存储元件进入一功能模式；以及控制该比较电路比较该存储元件的一输出数据与该测试数据。

技术领域

本发明涉及存储元件，尤其是涉及存储元件的测试电路及测试方法。

背景技术

为了降低系统单芯片(System on a Chip,SoC)的待机功耗并维持存储元件的储存值，电路通常会加入低功耗模式(power mode)作控制。以存储器应用为例，存储器的低功耗模式包括浅睡眠模式(light sleep mode)与深睡眠模式(deep sleep mode)。然而，目前的内建自我测试(built-in self-test,BIST)电路只有在存储器的功能模式(functionmode)下作测试，无法测试存储器由低功耗模式回到功能模式后，存储器是否会受低功耗模式影响，而丧失了它所应保持的逻辑值。因此需要一种能够测试存储器的低功耗模式的内建自我测试电路。

发明内容

鉴于先前技术的不足，本发明的一目的在于提供一种存储元件测试电路及存储元件测试方法，以测试存储元件的低功耗模式。

本发明揭露一种存储元件测试电路，用来测试一存储元件，包括一储存电路、一比较电路及一控制电路。该储存电路储存一测试数据。该比较电路耦接该储存电路。该控制电路耦接该储存电路、该比较电路及该存储元件，用来执行以下步骤以测试该存储元件：将该测试数据写入该存储元件；控制该存储元件进入一低功耗模式；控制该存储元件进入一功能模式；以及控制该比较电路比较该存储元件的一输出数据与该测试数据。

本发明还揭露一种存储元件测试方法，用来测试一存储元件，包括：将一测试数据写入该存储元件；控制该存储元件进入一低功耗模式；控制该存储元件进入一功能模式；以及比较该存储元件的一输出数据与该测试数据。

本发明的存储元件测试电路及测试方法可以测试存储元件的低功耗模式，并且可以根据受测存储元件的种类、设计与应用方式，以及测试需求来弹性调整受测的存储元件在低功耗模式中的时长，以及由低功耗模式回到功能模式后的唤醒期间的长度。相较于传统技术，本发明可以更全面地及更彻底地测试存储元件。

有关本发明的特征、实作与效果，兹配合图式作实施例详细说明如下。

附图说明

图1为本发明存储元件内建自我测试电路的一实施例的功能方框图；

图2为本发明存储元件测试方法的流程图；

图3为图1的主要信号的时序图；以及

图4为本发明存储元件测试方法的流程图。

具体实施方式

以下说明内容的技术用语参照本技术领域的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释是以本说明书的说明或定义为准。

本发明的揭露内容包括存储元件测试电路及存储元件测试方法。由于本发明的存储元件测试电路所包括的部分组件单独而言可能为已知组件，因此在不影响该装置发明的充分揭露及可实施性的前提下，以下说明对于已知组件的细节将予以节略。此外，本发明的存储元件测试方法的部分或全部流程可以是软件及/或固件的形式，并且可通过本发明的存储元件测试电路或其等效装置来执行，在不影响该方法发明的充分揭露及可实施性的前提下，以下方法发明的说明将着重于步骤内容而非硬件。