[发明专利]半导体存储装置

说明书

实施方式提供一种高品质的半导体存储装置。实施方式的半导体存储装置包括：存储单元，具备开关元件及阻变元件；以及第1电路，对所述存储单元施加第1电压，保持对所述存储单元施加所述第1电压的状态施加第2电压而使所述存储单元为接通状态，对接通状态的所述存储单元进行第1读出，产生第3电压，对进行了所述第1读出的所述存储单元，写入第1数据，对写入了所述第1数据的所述存储单元进行第2读出，产生第4电压，基于所述第3电压、及所述第4电压，判定在所述第1读出时存储在所述存储单元的数据。

[相关申请案]

本申请案享有以日本专利申请案2019-060051号(申请日：2019年3月27日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的所有内容。

技术领域

实施方式涉及一种半导体存储装置。

背景技术

MRAM(Magnetic Random Access Memory，磁性随机存取存储器)是使用存储信息的存储单元具有磁阻效应(magnetoresistive effect)的磁性元件的存储器器件，作为以高速动作、大电容、非易失性为特征的下一代存储器器件受到关注。另外，MRAM作为DRAM(Dynamic Random Access Memory，动态随机存取存储器)或SRAM(Static Random AccessMemory，静态随机存取存储器)等易失性存储器的置换而推进了研究及开发。在该情况下，利用与DRAM及SRAM相同的规格使MRAM动作在抑制开发成本且顺利地进行置换时较为理想。

发明内容

本发明所要解决的问题在于提供一种高品质的半导体存储装置。

实施方式的半导体存储装置包括：存储单元，具备开关元件及阻变元件；以及第1电路，对所述存储单元施加第1电压，保持对所述存储单元施加所述第1电压的状态施加第2电压而使所述存储单元为接通状态，对接通状态的所述存储单元进行第1读出，产生第3电压，对进行了所述第1读出的所述存储单元，写入第1数据，对写入了所述第1数据的所述存储单元进行第2读出，产生第4电压，基于所述第3电压、及所述第4电压，判定在所述第1读出时存储在所述存储单元的数据。

附图说明

图1是表示包含第1实施方式的半导体存储装置的存储器系统的基本的构成的框图。

图2是表示第1实施方式的半导体存储装置的基本的构成的框图。

图3是表示第1实施方式的半导体存储装置的核心电路的基本的构成的框图。

图4是表示第1实施方式的半导体存储装置的存储单元阵列的基本的构成的框图。

图5是表示第1实施方式的半导体存储装置的读出电路的基本的构成的框图。

图6是表示第1实施方式的半导体存储装置的前置放大器的基本的构成的电路图。

图7是表示第1实施方式的半导体存储装置的放大部的基本的构成的电路图。

图8是表示第1实施方式的半导体存储装置的MAT的基本的构成的电路图。

图9是表示第1实施方式的半导体存储装置的存储单元的构成的第1例的框图。

图10是表示第1实施方式的半导体存储装置的存储单元的构成的第2例的框图。

图11是表示第1实施方式的半导体存储装置的存储单元的选择器的电流电压特性的图。

图12是表示第1实施方式的半导体存储装置的存储单元的电流电压特性的图。

图13是表示第1实施方式的半导体存储装置的选择存储单元、半选择存储单元、非选择存储单元的电路图。