[发明专利]半导体器件和包括其的半导体系统

说明书

本发明公开了半导体器件和包括其的半导体系统。一种半导体系统包括第一半导体器件和第二半导体器件。第一半导体器件输出芯片选择信号、命令信号和数据。当芯片选择信号被使能并且根据所述命令信号的逻辑电平组合来执行写入操作时，第二半导体器件从所述数据产生内部数据，储存内部数据，以及储存所述数据作为模式数据。此外，当芯片选择信号被使能并且根据命令信号的逻辑电平组合来执行写入复制操作时，第二半导体器件在不接收所述数据的情况下，从模式数据产生内部数据以及储存内部数据。

相关申请的交叉引用

本申请要求于2018年12月11日提交的申请号为10-2018-0159102的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本公开的实施例涉及半导体器件和包括半导体器件的半导体系统，并且更具体地，涉及执行写入复制操作(write copy operation)的半导体器件和包括这样的半导体器件的半导体系统。

背景技术

通常，诸如动态随机存取存储器(DRAM)器件的半导体器件可以包括通过地址来选择的多个存储体组，它们包括单元阵列。存储体组中的每一个可以包括多个存储体。半导体器件可以选择多个存储体组中的任何一个，并且可以执行用于经由输入/输出(I/O)线来输出储存在所选择的存储体组所包括的单元阵列中的数据的列操作。

发明内容

根据一个实施例，一种半导体系统包括第一半导体器件和第二半导体器件。第一半导体器件输出芯片选择信号、命令信号和数据。当芯片选择信号被使能且根据命令信号的逻辑电平组合来执行写入操作时，第二半导体器件从数据产生内部数据，储存内部数据，以及储存数据作为模式数据。另外，当芯片选择信号被使能且根据命令信号的逻辑电平组合来执行写入复制操作时，第二半导体器件在不接收数据的情况下从模式数据产生内部数据并储存内部数据。

根据另一实施例，一种半导体系统包括第一半导体器件和第二半导体器件。第一半导体器件输出芯片选择信号、命令信号、第一数据和第二数据。第二半导体器件包括核心区和管道电路。当芯片选择信号被使能并且根据命令信号的逻辑电平组合来执行写入操作时，第二半导体器件从第一数据和第二数据产生第一内部数据和第二内部数据以及第一模式数据和第二模式数据，在产生第一内部数据和第二内部数据以及第一模式数据和第二模式数据之后将第一内部数据和第二内部数据储存在核心区中，以及将第一模式数据和第二模式数据储存在管道电路中。另外，当芯片选择信号被使能并且根据所述命令信号的逻辑电平组合来执行写入复制操作时，第二半导体器件从第一模式数据和第二模式数据产生第一内部数据和第二内部数据，以及将第一内部数据和第二内部数据储存在核心区中。

根据又一实施例，一种半导体器件包括第一数据处理电路、第二数据处理电路和核心区。第一数据处理电路在根据芯片选择信号和命令信号的逻辑电平组合的写入操作期间，从第一数据产生第一内部数据并储存第一数据作为第一模式数据。此外，第一数据处理电路在根据芯片选择信号和命令信号的逻辑电平组合的写入复制操作期间，从第一模式数据产生第一内部数据。第二数据处理电路在写入操作期间从第二数据产生第二内部数据，并储存第二数据作为第二模式数据，并且第二数据处理电路在写入复制操作期间从第二模式数据产生第二内部数据。核心区根据地址信号来储存第一内部数据和第二内部数据。

附图说明

图1是示出根据本公开的一个实施例的半导体系统的配置的框图。

图2是示出图1的半导体系统中所包括的第一数据处理电路的配置的框图。

图3是示出图2的第一数据处理电路中所包括的命令解码器的操作的表。

图4是示出图2的第一数据处理电路中所包括的写入信号发生电路的配置的电路图。

图5是示出图2的第一数据处理电路中所包括的标志信号发生电路的配置的电路图。

图6是示出图2的第一数据处理电路中所包括的写入复制信号发生电路的配置的电路图。