[发明专利]移位寄存器、栅极驱动电路及显示装置

权利要求书

1.一种移位寄存器，用于为显示面板中的栅线提供栅信号；所述显示面板包括多行像素单元，一行像素单元由两行栅线控制，分别为第一栅线和第二栅线；其特征在于，所述移位寄存器包括栅信号产生单元和控制单元；其中，

所述栅信号产生单元，用于为所述第一栅线和所述第二栅线中的一者提供栅信号；若所述栅信号产生单元用于为所述第一栅线提供栅信号，所述控制单元，能够在所述第二栅线被写入非工作电平信号时，为所述第一栅线写入工作电平信号；

若所述栅信号产生单元用于为所述第二栅线提供栅信号，所述控制单元，能够在所述第一栅线被写入非工作电平信号时，为所述第二栅线写入工作电平信号；

其中，所述控制单元包括控制晶体管；所述控制晶体管的第一极连接第二时钟信号端，第二极连接所述栅信号产生单元的信号输出端，控制极连接控制信号线；

在所述移位寄存器所控制的行像素单元处于数据保持阶段时，控制信号线被写入工作电平信号，所述控制晶体管被打开；在第二时钟信号端写入的工作电平信号时，工作电平信号通过栅信号产生单元的信号输出端输出给与之连接栅线，以控制与栅线连接晶体管被打开。

2.根据权利要求1所述的移位寄存器，其特征在于，所述栅信号产生单元包括：输入模块、上拉模块、下拉控制模块、下拉模块、复位模块、降噪模块；其中，

所述输入模块，用于根据输入信号控制上拉节点的电位；所述上拉节点为所述输入模块、所述上拉模块、所述下拉模块之间的连接节点；

所述上拉模块，用于在所述上拉节点的电位的控制下，通过第一时钟信号上拉信号输出端的电位；

所述下拉控制模块，用于根据第二时钟信号控制下拉节点的电位；所述下拉节点为所述下拉控制模块和所述下拉模块之间的连接节点；

所述下拉模块，用于在所述上拉节点的电位的控制下，通过非工作电平信号下拉所述下拉节点的电位；

所述降噪模块，用于在所述下拉节点的电位的控制下，通过非工作电平信号下拉所述上拉节点和所述信号输出端的电位；

所述复位模块，用于在复位信号的控制下，通过非工作电平信号对所述上拉节点和所述信号输出端的电位进行复位。

3.根据权利要求2所述的移位寄存器，其特征在于，所述输入模块包括第一晶体管；其中，

所述第一晶体管的第一极和控制极连接信号输入端，第二极连接所述上拉节点。

4.根据权利要求2所述的移位寄存器，其特征在于，所述上拉模块包括：第三晶体管和存储电容；其中，

所述第三晶体管的第一极连接第一时钟信号端，第二极连接信号输出端，控制极连接所述上拉节点；

所述存储电容的第一端连接所述上拉节点，第二端连接所述信号输出端。

5.根据权利要求2所述的移位寄存器，其特征在于，所述复位模块包括：第二晶体管和第四晶体管；其中，

所述第二晶体管的第一极连接上拉节点，第二极连接非工作电平信号端，控制极连接复位信号端；

所述第四晶体管的第一极连接信号输出端，第二极连接所述非工作电平信号端，控制极连接所述复位信号端。

6.根据权利要求2所述的移位寄存器，其特征在于，所述下拉控制模块包括：第五晶体管和第九晶体管；其中，

所述第五晶体管的第一极连接所述第九晶体管的第一极，第二极连接所述下拉节点，控制极连接所述第九晶体管的第二极；

所述第九晶体管的第一极和控制极均连接第二时钟信号端，第二极连接所述下拉节点。

7.根据权利要求2所述的移位寄存器，其特征在于，所述下拉模块包括：第六晶体管和第八晶体管；其中，

所述第六晶体管的第一极连接所述下拉节点，第二极连接非工作电平信号端，控制极连接所述上拉节点；

所述第八晶体管的第一极连接所述下拉控制模块，第二极连接所述非工作电平信号端，控制极连接所述上拉节点。