[发明专利]基于非易失性存内计算实现二值神经网络的芯片和方法

说明书

本发明提供一种基于非易失性存内计算实现二值神经网络的芯片和方法，该芯片包括：非易失性运算模块，该非易失性运算模块用于对其接收的第一二值化数据包和其内预存的第二二值化数据包进行矩阵乘加运算。其中，二值神经网络的权重在推理过程中通常固定不变，每层神经网络对应的输入特征通常是随应用而变的，将二值神经网络的权重作为第二二值化数据包预存在非易失性运算模块内，将二值神经网络的输入特征加载至非易失性运算模块，以便在非易失性运算模块内实现矩阵乘加运算，解决由于数据搬移带来的功耗与时延问题。

技术领域

本发明涉及半导体集成电路应用技术领域，尤其涉及一种基于非易失性存内计算实现二值神经网络的芯片和方法。

背景技术

随着深度学习理论的提出和数值计算设备的改进，深度学习神经网络技术得到了快速发展，并被大量应用于计算机视觉、自然语言处理等领域。现在神经网络一般采用浮点计算，需要较大的存储空间和较长的运算时间。

二值神经网络(Binary Neural Network，BNN)是指在浮点型神经网络的基础上，将其权重矩阵中权重值和各个激活函数值(特征值)同时进行二值化得到的神经网络，即：将权重值和激活函数值二值化为1或者-1。通过二值化操作，使模型的参数占用更小的存储空间(内存消耗理论上减少为原来的1/32倍，从float32到1bit)，同时利用位操作来代替网络中的乘加运算，大大降低了运算时间。因此，二值神经网络能够解决当前浮点型神经网络模型应用到嵌入式或移动场景下(例如手机端、可穿戴设备、自动驾驶汽车等)存在的模型过大、计算密度过高等问题，有效减少了存储空间占用，降低了运算时间，以其高模型压缩率和快计算速度的潜在优势，近些年成为深度学习的热门研究方向。

但是，虽然二值神经网络与浮点型神经网络相比，能够减少存储空间占用，降低运算时间，但是，由于二值神经网络仍然需要在存储器与处理器之间传输数据，频繁的数据移动仍然会带来较高的功耗与时延。

发明内容

有鉴于此，本发明提供一种基于非易失性存内计算实现二值神经网络的芯片和方法，不需要在存储器与处理之间频繁的移动数据，解决由于频繁的数据搬移带来的功耗与时延问题；而且，由于二值神经网络权重数据存储在非易失性存储单元中，掉电数据不丢失，能够大幅度降低静态功耗，同时提高性能与可靠性。

为了实现上述目的，本发明采用如下技术方案：

第一方面，提供一种基于非易失性存内计算实现二值神经网络的芯片，包括：用于对其接收的第一二值化数据包和其内预存的第二二值化数据包进行矩阵乘加运算的非易失性运算模块。

进一步地，该第一二值化数据包包括至少一个二值化特征数据，该二值化特征数据包括至少一个二值化特征信号；该第二二值化数据包包括至少一个二值化权重数据，该二值化权重数据包括至少一个二值化权重信号；

该非易失性运算模块包括多个二值运算子模块，该二值运算子模块用于对一二值化特征数据和一二值化权重数据进行矩阵乘加运算；

该二值运算子模块包括：至少一个二值同或逻辑运算电路以及连接该至少一个二值同或逻辑运算电路的计数器，

该二值同或逻辑运算电路用于对一二值化特征信号和一二值化权重信号进行同或逻辑运算，该计数器用于计数该二值运算子模块中同或逻辑运算结果为1的二值同或逻辑运算电路的数量，作为该二值化特征数据和该二值化权重数据的矩阵乘加运算结果。

进一步地，该二值同或逻辑运算电路包括：非易失性存储单元、连接该非易失性存储存储单元的控制开关、连接该非易失性存储单元的CMOS晶体管逻辑树单元以及连接该CMOS晶体管逻辑树单元的读取单元；

该非易失性存储单元用于存储该二值化权重信号；

该CMOS晶体管逻辑树单元加载该二值化特征信号；