[发明专利]基于存内计算的多比特全加器、多比特全加运算控制方法

说明书

本发明提供一种基于存内计算的多比特全加器、多比特全加运算控制方法，该多比特全加器中，非易失性存储单元阵列存储数据并响应于控制信号对其内存储的数据、其上加载的数据执行逻辑运算；该行译码器、该列译码器对该非易失性存储单元阵列进行行列译码；该读写电路用于对该非易失性存储单元阵列进行读写操作；该移位寄存器用于对来自该读写电路的数据进行移位操作，进位寄存器用于暂存该多比特全加器执行全加过程中产生的最高位的进位，通过采用该多比特全加器结合运算控制方法，能够基于存内计算实现多比特操作数之间的全加运算，操作步骤简洁，所需控制信号简单，运算效率高，具有较低的时延和功耗以及电路复杂度。

技术领域

本发明涉及半导体集成电路领域，尤其涉及一种基于存内计算的多比特全加器以及基于存内计算实现多比特全加运算的控制方法。

背景技术

在传统的冯诺依曼计算机体系结构中，处理器和存储器是分开放置的，处理器和存储器之间的数据交换通过总线进行。

随着大数据等应用的兴起，计算机要处理的数据量急剧膨胀，大量的数据交换带来越来越高的计算时延和能耗占比，这种现象被称为存储墙。存储墙成为冯诺依曼体系结构计算机性能提升的巨大瓶颈。

存内计算成为目前解决存储墙问题的关键技术之一。存内计算，顾名思义就是在存储器内进行运算。它可以使存储器在天然具有存储功能的基础上，具备一定的计算能力。对存储的数据进行初步的处理后再送入其他模块进行其他形式的运算，可以显著降低数据交换带来的严重计算时延和功耗。

通用全加单元是计算机中央处理器(CPU)的核心部件之一，大量的运算都可以分解为全加运算来执行。

目前，通过对存储器阵列周边电路的轻量级修改以及结合存储器的基本读写操作，已经可以实现在存储器内部进行全套的布尔逻辑运算。甚至通过对逻辑运算排列组合，在单个存储单元上实现了单比特的全加操作，但是全加和以及进位的计算要经过若干个步骤，计算过程需要多个寄存器存储中间结果，控制信号要求比较复杂。

通过组合这些单比特全加器虽然可以实现多比特全加操作，但是会带来极高的时延和电路复杂度，无法体现出存内计算高效率、低时延和低功耗的特点。

发明内容

针对现有技术中的问题，本发明提供一种基于存内计算的多比特全加器以及基于存内计算实现多比特全加运算的控制方法，能够至少部分地解决现有技术中存在的问题。

为了实现上述目的，本发明采用如下技术方案：

第一方面，提供一种基于存内计算的多比特全加器，包括：非易失性存储单元阵列、读写电路、行译码器、列译码器、进位寄存器以及移位寄存器；

所述非易失性存储单元阵列包括：多个阵列排布的非易失性存储单元；

每列非易失性存储单元均通过一字线连接所述列译码器，每行非易失性存储单元均通过一位线连接所述行译码器，每行非易失性存储单元的位线和源线均连接所述读写电路，所述读写电路以及所述进位寄存器均连接所述移位寄存器；其中：

所述非易失性存储单元阵列用于存储数据并响应于控制信号对其内存储的数据、其上加载的数据执行逻辑运算；

所述行译码器以及所述列译码器用于对所述非易失性存储单元阵列进行行列译码；

所述读写电路用于对所述非易失性存储单元阵列进行读写操作；

所述移位寄存器用于对来自所述读写电路的数据进行移位操作，并将移位后的数据反馈至所述读写电路；

所述进位寄存器用于暂存该多比特全加器执行全加过程中产生的最高位的进位。

进一步地，所述非易失性存储单元为阻变存储单元。

进一步地，所述阻变存储单元包括：自旋电子存储单元、铁电存储单元或相变存储单元。