[发明专利]半导体存储装置及其制造方法

权利要求书

1.一种半导体存储装置，具备具有多个存储单元的单元阵列区域及包围所述单元阵列区域而配置在端部的外缘部，且

在所述单元阵列区域内具备积层体，该积层体是将多个导电层隔着第1绝缘层而积层，且所述多个导电层的端部具有成为阶梯状的面向所述外缘部的阶梯部，

在所述阶梯部中的至少1阶的中央部，具有朝所述单元阵列区域内侧的凹陷。

2.根据权利要求1所述的半导体存储装置，其中

所述阶梯部具有包含朝所述单元阵列区域内侧不断升阶的多个阶的区域，

在所述区域内，

各阶的凹陷越是靠上侧的阶越是变小。

3.根据权利要求2所述的半导体存储装置，其中

所述阶梯部

具有多个各阶的凹陷越是靠上侧的阶越是变小的所述区域，

各阶的凹陷越是靠上侧的区域越是变小。

4.根据权利要求1所述的半导体存储装置，其中

在所述阶梯部的各阶，配置着沿所述各阶的阶台部延伸的方向排列的多个接触部。

5.根据权利要求4所述的半导体存储装置，其中

所述积层体具备沿所述阶梯部的升降方向延伸而分割所述积层体的多个带状部，

所述接触部配置在所述积层体的每个分割区域。

6.根据权利要求1所述的半导体存储装置，其具备虚设积层体，

所述虚设积层体是在面向所述阶梯部的侧的所述外缘部的端部、且与所述单元阵列区域的至少2方向由所述外缘部包围的区域对向的位置，将多个第2绝缘层隔着具有与所述第1绝缘层相同组成的第3绝缘层积层而成。

7.根据权利要求6所述的半导体存储装置，其中

所述虚设积层体具有虚设阶梯部，所述虚设阶梯部与所述积层体的所述阶梯部对向，且朝远离所述积层体的方向不断升阶。

8.根据权利要求6所述的半导体存储装置，其中

所述阶梯部具有包含多个阶的区域，

在所述区域内，

各阶的凹陷越是远离所述虚设积层体越是变小。

9.根据权利要求8所述的半导体存储装置，其中

所述阶梯部

具有多个各阶的凹陷越是远离所述虚设积层体越是变小的所述区域，

各阶的凹陷越是远离所述虚设积层体的区域越是变小。

10.根据权利要求1所述的半导体存储装置，其具备多个柱，

所述多个柱在所述积层体内沿所述积层体的积层方向延伸，且在与所述多个导电层的各自的交叉部形成所述多个存储单元。

11.一种半导体存储装置的制造方法，该半导体存储装置具备：

单元阵列区域，具有多个存储单元；及

外缘部，以包围所述单元阵列区域的方式配置；且

该半导体存储装置的制造方法包括：

形成将多个第1绝缘层与多个第2绝缘层相互积层而成的积层体；

形成覆盖所述积层体的一部分的第1掩模图案；以及

通过反复进行一面将所述第1掩模图案细化，一面去除从所述第1掩模图案露出的所述积层体的一部分层，而在所述积层体上形成所述多个第2绝缘层的端部成为阶梯状的阶梯部；且

在将所述第1掩模图案细化时，

在成为面向所述阶梯部的侧的所述外缘部的区域的端部、且与所述第1掩模图案的至少2方向由成为所述外缘部的区域包围的区域对向的位置，配置第2掩模图案。

12.根据权利要求11所述的半导体存储装置的制造方法，其中

所述第1掩模图案具有与所述第2掩模图案对向的边，

以所述边的中央部附近的所述第1掩模图案及所述第2掩模图案的合计被覆率、与

所述边的端部附近的所述第1掩模图案及所述第2掩模图案的合计被覆率的差变小的方式，配置所述第2掩模图案。