[发明专利]高速大容量存储器及写入、读取和擦除方法

权利要求书

1.一种高速大容量存储器的数据写入方法，所述高速大容量存储器，包括：

8行8列NAND FLASH存储芯片；

8组控制线，每组控制线控制每列8片NAND FLASH存储芯片；

32组数据线，每组数据线分别与每横向两片NAND FLASH存储芯片电连接，用于实现读写；

FPGA，与所述8组控制线和32组数据线电连接，用于根据时序操作对NAND FLASH存储芯片进行读写控制；

其特征在于，包括：

获取所述NAND FLASH芯片阵列的坏块表；

根据所述坏块表执行写入操作；

降低时钟频率，以方便读取所述FPGA的编码；

利用共用数据线由第一至第八列顺序依次向第一行和第二行的NAND FLASH芯片的写入数据；

利用共用数据线由第一至第八列顺序依次向第三行和第四行的NAND FLASH芯片的写入数据；

利用共用数据线由第一至第八列顺序依次向第五行和第六行的NAND FLASH芯片的写入数据；

利用共用数据线由第一至第八列顺序依次向第七行和第八行的NAND FLASH芯片的写入数据；

所述获取所述NAND FLASH芯片阵列的坏块表，包括：

依次读取第一至第八列第一、第二行和第三、第四行LUN1中的坏块，并做或运算得到坏块表1-8；

依次读取第一至第八列第五、第六行和第七、第八行LUN1中的坏块，并做或运算得到坏块表9-16；

依次读取第一至第八列第一、第二行和第三、第四行LUN2中的坏块，并做或运算得到坏块表17-24；

依次读取第一至第八列第五、第六行和第七、第八行LUN1中的坏块，并做或运算得到坏块表25-32；

通过将读取的4096数据作与运算，如果结果为x’00’，判断此块为坏块。

2.根据权利要求1所述的方法，其特征在于：所述高速大容量还包括：

CE#、CLE、W/R、ALE和WE#控制线。

3.根据权利要求1所述的方法，其特征在于，还包括：

利用共用数据线由第一至第八列顺序依次从第一行和第二行的NAND FLASH芯片的读取数据；

利用共用数据线由第一至第八列顺序依次从第三行和第四行的NAND FLASH芯片的读取数据；

利用共用数据线由第一至第八列顺序依次从第五行和第六行的NAND FLASH芯片的读取数据；

利用共用数据线由第一至第八列顺序依次从第七行和第八行的NAND FLASH芯片的读取数据。

4.根据权利要求1所述的方法，其特征在于，还包括：利用共用数据线对第一行和第二行的所有NAND FLASH芯片的数据进行擦除；

利用共用数据线对第三行和第四行的所有NAND FLASH芯片的数据进行擦除；

利用共用数据线对第五行和第六行的所有NAND FLASH芯片的数据进行擦除；

利用共用数据线对第七行和第八行的所有NAND FLASH芯片的数据进行擦除。

5.根据权利要求4所述的方法，其特征在于，所述方法还包括：

在每块NAND FLASH芯片的数据擦除后，更新擦除地址。

6.根据权利要求5所述的方法，其特征在于，所述方法还包括：

在所有NAND FLASH芯片的数据擦除完成后，将擦除完成标识位升高。