[发明专利]高速大容量存储器及写入、读取和擦除方法

说明书

本发明提供一种高速大容量存储器及写入、读取和擦除方法，高速大容量存储器包括：8行8列NAND FLASH存储芯片；8组控制线，每组控制线控制每列8片NAND FLASH存储芯片；32组数据线，每组数据线分别与每横向两片NAND FLASH存储芯片电连接，用于实现读写；FPGA，与所述8组控制线和32组数据线电连接，用于根据时序操作对NAND FLASH存储芯片进行读写控制。采用8X8共64片NAND FLASH组成存储阵列，每片FLASH存储容量为128Gb，可得总存储容量为1TB。并利用时序和多数据线复用方式实现高速读写功能，速率需要不小于819.2MB/S。

技术领域

本发明属于数据存储技术领域，尤其是涉及一种高速大容量存储器及写入、读取和擦除方法。

背景技术

电子行业的技术的发展，高速数据采集系统已在无线通信，语音识别，图像处理，雷达声呐等领域得到广泛的应用。信息采集及存储要求也越来越高，在这种背景下，高速数据存储技术应运而生，在目前的技术背景下，主要由上位机实时控制高速存储板的落盘、擦除与读取操作,高速存储一般采用外挂SATA3.0硬盘的方式，目前SATA3.0的理论最高速率可达到6Gb/s，且SATA驱动程序相对复杂。相应的，给上位机运行造成了极大的负担。

发明内容

本发明实施例提供了一种高速大容量存储器及写入、读取和擦除方法，以至少解决上述存在的技术问题之一。

第一方面，本发明实施例提供了一种高速大容量存储器，其特征在于，包括：

8行8列NAND FLASH存储芯片；

8组控制线，每组控制线控制每列8片NAND FLASH存储芯片；

32组数据线，每组数据线分别与每横向两片NAND FLASH存储芯片电连接，用于实现读写；

FPGA，与所述8组控制线和32组数据线电连接，用于根据时序操作对 NAND FLASH存储芯片进行读写控制。

进一步的，所述存储器还包括：

CE#、CLE、W/R、ALE和WE#控制线。

在匹配一致时，运行所述程序。

第二方面，本发明实施例还提供了一种利用上述高速大容量存储器的数据写入方法，包括：

利用共用数据线由第一至第八列顺序依次向第一行和第二行的NAND FLASH芯片的写入数据；

利用共用数据线由第一至第八列顺序依次向第三行和第四行的NAND FLASH芯片的写入数据；

利用共用数据线由第一至第八列顺序依次向第五行和第六行的NAND FLASH芯片的写入数据；

利用共用数据线由第一至第八列顺序依次向第七行和第八行的NAND FLASH芯片的写入数据。

进一步的，在利用共用数据线由第一至第八列顺序依次向第一行和第二行的NANDFLASH芯片的写入数据之前，还包括：

获取所述NAND FLASH芯片阵列的坏块表；

根据所述坏块表执行写入操作。

进一步的，所述降低时钟频率，包括：

利用锁相环将时钟频率降低到40Mhz；

第三方面，本发明实施例还提供了一种利用上述告诉大容量存储器的数据读取方法，包括：

利用共用数据线由第一至第八列顺序依次从第一行和第二行的NAND FLASH芯片的读取数据；

利用共用数据线由第一至第八列顺序依次从第三行和第四行的NAND FLASH芯片的读取数据；